具有实质栅极封闭内电极mosfet开关的电路的可配置模拟前端的制作方法
【技术领域】
[0001]所揭示实施例涉及电子电路，且更特定来说涉及包含可配置模拟前端及模拟总线的半导体装置。
【背景技术】
[0002]一些微控制器单元(MCU)或大体来说芯片上系统(SoC)电路的开发工作包含用于提供高度可配置模拟电路的开关启用式可配置模拟前端(cAFE)。高度可配置性在市场上是战略优势。例如，具有cAFE的单SoC可由用户针对用于各种不同用户应用的连接、功能及参数进行自定义。
[0003]此外，这些装置的可用内建自测试(BIST)降低测试成本。这些基于cAFE的电路设计包含具有通常由常规线性金属氧化物半导体场效应晶体管(MOSFET)提供用于切换以提供灵活可配置信号路由及处理的可配置连接的集成模拟总线。
【发明内容】
[0004]本
【发明内容】
经提供以按简化形式简要介绍下文在【具体实施方式】(包含提供的图式)中进一步描述的所揭示概念。本
【发明内容】
并不希望限制所要求的主题的范围。
[0005]所揭示实施例认识到，可配置模拟集成电路(IC)中的常规线性金属氧化物半导体场效应晶体管(MOSFET)开关的寄生属性导致切换配置中的电容及二极管泄漏，这可能限制电路性能及/或电路可配置性。还认识到，这些寄生效应中的大部分起因于MOSFET的源极或漏极(S/D)区域为允许其实施方案所致的大小扩展。
[0006]所揭示实施例包含通过在开关电路中包含具有非标准装置布局的所揭示MOSFET而实现的可配置1C，所揭示MOSFET包括本文中被称为SGEFET的实质栅极封闭(SGE)内电极例如用于提供可配置模拟前端(cAFE)。SGEFET的内电极(源极(S)或漏极(D)，在所属技术领域中其可能在实际操作中在特定偏压条件下动态地从其为S或D的标称名称切换)连接到一般包含用于连接电路组件(或电路模块)到彼此以及输入及输出(I/O)端口的多个总线线路的模拟总线。如本文中所使用，“模拟”总线线路意指这些总线线路具有经选择用于模拟信号传输的传输特性。
[0007]如本文中所使用，所揭示SGEFET的“实质栅极封闭”指代至少三侧(270° )被MOS晶体管的栅极(G)环绕的内S扩散或内D扩散，其包含G完全环绕(360° )内电极的环形FETo所揭示SGEFET可与常规线性MOSFET对照，常规线性MOSFET具有其中G呈线性形状且位于S与D之间的线性布局。
[0008]所揭示实施例包含包括SGEFET的可配置AFE，所述SGEFET具有以几乎所有任意方式提供多个模块或电路的多个输入及输出的连接性的模拟总线。相比之下，专用的常规AFE具有两个模块之间或一个模块与多个垫之间的减少的连接性。
[0009]应认识到，与常规线性MOSFET的S或D电极相比，所揭示MOSFET的内电极具有实质较低的内面积且因此具有实质较低的寄生效应。已发现，所揭示SGEFET的寄生属性为常规线性MOSFET的寄生属性的大致约1/4，这允许更多所揭示基于MOSFET的开关放置在IC上及/或提供更低的二极管泄漏电流及寄生开关电容。所揭示cAFE的一个特定应用是用于微控制器单元(MCU)，其中所揭示SGEFET用于在cAFE内实施的开关。
[0010]如本文中所使用，“高度cAFE”为包含可通过可配置模拟总线互连且通过作为切换元件的所揭示SGEFET启用的多个可配置模拟电路模块的资源池。互连的资源池可包含可部分冗余(例如，在给定cAFE中的2个功率放大器(PA))的多个不同模拟电路，包含但不限于PA、模数转换器(ADC)、数模转换器(DAC)。
[0011]可配置模拟总线可对多数路线(即，多个路径，例如两个电路模块端子之间的总线线路)提供一个以上互连选项。或者，电路模块的资源池可包含相同电路或单元(即，阵列)，且在这种情况下单线路可多路复用成所有电路或单元的子集。
【附图说明】
[0012]现将参考不一定按比例绘制的随附图式，其中:
[0013]图1A为常规线性MOSFET的布局的俯视透视图。
[0014]图1B为被展示为其内电极被栅极堆叠完全包围的环形FET的实例性SGEFET的布局的俯视透视图。
[0015]图1C为沿图1B中所描绘的切割线A-A'的环形FET的横截面图。
[0016]图1D为根据实例性实施例的另一实例性环形FET变体的布局的俯视透视图。
[0017]图1E为根据实例性实施例的另一实例性U形FET SGEFET变体的布局的俯视透视图。
[0018]图1F为根据实例性实施例的实例性华夫(waffle)结构SGEFET变体的布局的俯视透视图。
[0019]图2A描绘根据实例性实施例的包含支撑电路模块及1到SoC的MCU的可切换连接的高度可配置AFE(cAFE)的实例性半导体装置的框图布局，其中模块中的一者具有内置开关矩阵。
[0020]图2B描绘根据实例性实施例的用于实施所揭示开关控件中的一部分以控制NMOSSGEFET的实例性电路。
[0021]图3A及3B分别为根据实例性实施例的包含所揭示SGEFET的单晶体管开关及传输栅极实施方案的描绘。
[0022]图4A及4B各自为根据实例性实施例的包含所揭示SGEFET的实例性级联开关实施方案的描绘。
[0023]图5为具有包含所揭示SGEFET的开关的电路以及用于最小化泄漏的缓冲器电路的示意图，其中模拟总线或另一线路可用于分配相关线路的缓冲电压电平。
[0024]图6为根据实例性实施例的包含所揭示基于SGEFET的传输栅极的实例性级联多路复用器电路实施方案。
【具体实施方式】
[0025]实例性实施例是参考图式描述的，其中相同参考数字用于标示相似或等效元件。所说明动作或事件的排序不应被视为限制性，因为一些动作或事件可按不同次序发生及/或与其它动作或事件同时发生。此外，一些所说明动作或事件可无需实施根据本发明的方法。
[0026]此外，如本文中所使用，无进一步限定的术语“耦合到”或“与...耦合”(等)希望描述直接电连接或间接电连接。因此，如果第一装置“耦合”到第二装置，那么所述连接可通过其中在路径中仅存在寄生效应的直接电连接或通过经由包含其它装置及连接的中间项进行的间接电连接。对于间接耦合，中间项通常不修改信号的信息但可调整其电流电平、电压电平及/或功率电平。
[0027]图1A为常规线性MOSFET 100的布局的俯视透视图。MOSFET 100被展示为建置在具有半导体表面103的衬底102上。MOSFET 100的宽度被展示为W。MOSFET 100包含源极
(S)105、漏极(D) 106及在栅极电介质(未展示)上包括栅电极的栅极堆叠(GS) 107。展示到D 106a的矩形接触件及到S 105a的矩形接触件。MOSFET 100的S及D在大小(面积)及其它特性(包含寄生电容)方面相同，且差别仅在于其布局及在电路操作期间的所得偏压。
[0028]图1B为圆环形FET 110 (后文为环形FET)的布局的俯视透视图。环形FET被展示为建置在具有半导体表面103的衬底102上。环形FET 110包含内源极(S) 115、外漏极(D) 116及在栅极电介质(图1B中未展示，参见图1C)上包括栅电极且完全封闭S 115的栅极堆叠(GS) 117。到D 116的矩形接触件被展示为116a，且到源极115的矩形接触件被展示为115a。所揭示实施例的接触件形状不限于矩形。此外，环形无需为圆形。
[0029]可见，与线性MOSFET 100相比，环形FET 110使用明显更大的布局面积，且与具有任选衬底(主体)连接的线性MOSFET 100不同，所揭示SGEFET (例如环形FET 110)需要连接到半导体表面103或衬底102 (或主体)以进行正确操作。关于MOS晶体管寄生效应，与线性MOSFET 100相比，所揭示SGEFET的寄生效应仅在SGEFET栅极的内侧(图1B中的S115)上较低。在SGEFET栅极的外侧(图1B中的D 116)上，SGEFET的寄生效应高于线性MOSFET 100的寄生效应。因此，仅通过将SGEFET (例如环形FET 110)用于如本文中所揭示的开关或多路复用器不一定减小寄生负载，因为G的一侧上的寄生效应减小被G的另一侧上的寄生效应增大抵消。这些差别同样解释了本发明之前的环形FET装置为何大体上仅用作抗辐射电路的晶体管元件，而非例如在由IC设计者的制造商提供的程序开发包(TOK)中用作传输栅极中的标准组件。
[0030]然而，所揭示实施例认识到，在SGEFET (例如环形FET 110)用于形成多路复用器以连接单线路、输入或电路到大量的多个不同线路、输入或电路...时明显减小寄生效应，其中在到多路复用的单线路的低寄生效应内电极接触件之间存在直接连接。这种情况在IC设计中并不常见且仅在建置具有多个互连选项或阵列的所揭示高度可配置AFE时发生。
[0031]如上文所述，除矩形外，还可使用其它电极接触件形状，例如圆形。尽管环形FET110被标记为“现有技术”，但已知环形FET 110仅用于抗辐射IC装置，而非用于如本文中所揭示具有多个互连选