金属-绝缘体-金属电容器形成技术的制作方法
【专利说明】金属-绝缘体-金属电容器形成技术
【背景技术】
[0001] 深亚微米工艺节点（例如，32nm以及更大）中的集成电路（1C)设计包含很多不平 常的挑战，并且具有1C特征的电容结构面临尤为复杂的情况，例如关于为集成器件提供充 分的功率输送的那些情况。技术的持续更新换代将会使这种问题加剧。
【附图说明】
[0002] 图1是包括基于平板的MM电容器的示例性集成电路的侧视截面图。
[0003] 图2是根据本发明的实施例构造的集成电路（1C)的侧视截面图。
[0004] 图3示出了根据本发明的实施例的沉积定向自组装（DSA)层之后的图2的1C。
[0005] 图4示出了根据本发明的实施例的对DSA层进行处理之后的图3的1C。
[0006] 图5示出了根据本发明的实施例的进行选择性蚀刻之后的图4的1C。
[0007] 图5'是根据本发明的实施例的对DSA层进行选择性蚀刻之后的示例性1C的倾斜 透视扫描电子显微镜（SEM)图像。
[0008] 图6示出了根据本发明的实施例的进行进一步蚀刻之后的图5的1C。
[0009] 图7示出了根据本发明的实施例的在进行进一步蚀刻以露出经图案化的钝化层 之后的图6的1C。
[0010] 图7'示出了根据本发明的另一个实施例的进行进一步图案化之后的图7的1C。
[0011] 图7"和图7"'分别是根据本发明的实施例的在进行进一步蚀刻以露出经图案化 的钝化层之后的示例性1C的从上到下透视和倾斜透视SEM图像。
[0012] 图8示出了根据本发明的实施例的在沉积金属-绝缘体-金属（MIM)电容器之后 的图7的1C。
[0013] 图9示出了根据本发明的实施例的沉积钝化层之后的图8的1C。
[0014] 图10示出了根据本发明的实施例的沉积牺牲层之后的图2的1C。
[0015] 图11示出了根据本发明的实施例的对牺牲层进行加热之后的图2的1C。
[0016] 图12示出了根据本发明的实施例的在进行蚀刻之后的图11的1C。
[0017] 图13是显示作为与图1类似地构造的现有集成电路和根据本发明的实施例构造 的1C的电容器面积的函数的电容的实验数据的曲线图。
[0018] 图14示出了根据本发明的示例性实施例的利用使用用于形成金属-绝缘体-金 属（MIM)电容器的所公开的技术形成的集成电路结构或器件来实施的计算系统。
[0019] 为清晰起见，并未在每幅图中对每个部件进行标记。此外，如根据本公开内容应当 领会的，附图未必是按比例绘制的，或者并不是要将所要求保护的发明限制于所示的具体 构造。例如，尽管一些附图总体上指示了直线、直角和平滑表面，但是鉴于现实世界中加工 设备和材料的限制，所公开的技术的实际实施方式可能产生不够理想的直线、直角，并且一 些特征可能具有表面形貌，或者在其它情况下是非平滑的。简而言之，提供附图仅是为了显 示示例性结构。
【具体实施方式】
[0020] 公开了用于提供具有总体波纹形轮廓的金属-绝缘体-金属（MIM)电容器的技术 和结构。使用响应于处理（例如，加热或其它适当刺激）而有效率地创建图案的自组织材 料来提供波纹形形貌，该图案被转移到其中形成MM电容器的电介质材料。自组织材料可 以例如是定向自组装（DSA)材料的牺牲层，其响应于受热、溶剂或其它刺激而离析成两个 交替的相，其中，然后可以相对于这两个相的其中之一而有选择地蚀刻另一个相，以提供期 望的图案。在另一种示例性情况下，自组织材料是在受到充分加热时聚结成隔离的岛的材 料的牺牲层。如根据本公开内容应当领会的，所公开的技术可以例如用于提高每单位面积 的电容，而面积可以通过蚀刻较深的电容器沟槽/洞来进行缩放。根据本公开内容，许多构 造和变型是显而易见的。
[0021] 歷
[0022] 如前所述，可能出现许多不平常的问题，它们的出现将为集成电路（1C)器件的功 率输送增加复杂性。为了尝试解决这些问题中的一些问题，可以将基于板的金属-绝缘 体-金属（MM)电容器添加到给定1C的最上面的钝化层中的互连堆叠体上。例如，考虑图 1，该图是包括基于平板的M頂电容器的示例性1C的侧视截面图。可以看出，图1的基于板 的MM电容器包括中间设置有一层电介质材料的下电极板和上电极板。在图中由虚线表示 两个电极板的重叠区域。
[0023] 然而，就每种新一代技术而言，通常必须增大每单位面积的总管芯上电容，以实现 例如向集成器件提供足够的功率输送的目的。在例如集成电压调节器的情况下尤其如此。 仅通过增大图1所示的基于板的MM电容器的电容器板对的数量（例如，从二到三、从三到 五等）来试图解决上述的对较高的每单位面积电容的不断增大的需求将会不期望地增大 制造成本和1C块体。
[0024] 因此，根据本发明的实施例，公开了用于提供具有总体波纹形轮廓的MIM电容器 的技术。在一些实施例中，如文中所描述地提供的M頂电容器可以被配置为例如三层结 构一一其间设置有高k电介质层的两个电极层。在一些实施例中，这种MM电容器可以沉 积或在其它情况下形成在例如集成电路（1C)之上或内。在一些实施例中，如文中所述地构 造的MIM电容器可以例如借助于沉积或在其它情况下形成在具有波纹形表面的下层1C层 (例如，钝化层）之上而设置有总体波纹形的轮廓。在一些实施例中，可以使用二维定向自 组装（DSA)阵列来完成这种波纹形钝化层的提供。根据实施例，可以使DSA图案化，并且随 后可以将这种图案转移到下层钝化层。此后，可以在经图案化的钝化层的所产生的表面形 貌之上形成MM电容器。
[0025] 在一些其它实施例中，可以使用响应于热处理而聚结成或凝聚成岛的牺牲层/膜 来完成波纹形钝化层的提供。根据这种实施例，随后可以将所得到的图案转移到下层钝化 层。此后，可以在所得到的由经图案化的钝化层提供的表面形貌之上形成MM电容器。在 一些其它实施例中，可以使用光刻技术来提供经图案化的抗蚀剂层，其可以用于提供上面 可以形成MIM电容器的波纹形钝化层形貌。简而言之，根据本公开内容，许多构造和变型将 是显而易见的。
[0026] 在一些情况下，所公开的技术可以用于例如提供波纹形MM电容器，根据一些实 施例，所述电容器提高了给定1C的每单位面积的总管芯上电容。例如，在一些示例性实施 例中，与和图1所示的类似的基于平板的MIM电容器相比，如本文中所描述地构造的波纹形MIM电容器可以表现出每单位面积电容的四倍或更高的增大。根据本公开内容应当领会，可 以根据需要使用本文中描述的技术来获得更大和/或更小的每单位面积电容的提高。
[0027] 在一些实施例中，可以将如本文中所述地提供的MM电容器包括在1C中，例如以 辅助一个或多个集成器件的功率输送。根据本公开内容还应当领会，一些实施例可以用于 例如深亚微米工艺节点（例如，32nm以及更大；22nm以及更大；14nm以及更大；10nm以及更 大；等等）的1C制造中。然而，应当指出，所公开的技术总体上可以被认为是独立于工艺/ 技术节点，并且因此所公开的技术不限于用于任何特定工艺/技术节点中。所公开的技术 的其它适当使用将取决于给定应用，并且根据本公开内容将是显而易见的。
[0028] 在一些情况下，可以容易地将所公开的技术与例如现有制造流程集成在一起，并 且所公开的技术可以利用现有设备、知识、基础设施等。在一些情况下，可以例如通过如下 方式来容易地对所公开的技术进行缩放，以增大每单位面积的电容：（1)增大其上要形成 给定MIM电容器的波纹形形貌的深度/高度；和/或（2)增加额外的波纹形MIM电容器层 (例如，每层具有比与图1所示的类似的基于平板的M頂电容器的每单位面积电容高若干 倍的每单位面积电容）。此外，一些实施例可以由于例如如下原因而实现成本的降低：（1) 避免包含额外的/不必要的光刻操作或者在其它情况下使包含的额外的/不必要的光刻操 作最小化；和/或（2)使用可能已经存在于给定1C中的钝化层来产生期望的表面形貌。此 外，一些实施例可以受益于例如高k电介质材料的改进（例如，泄漏、厚度、介电常数等）。
[0029] 根据本公开内容还应当领会，并且根据一个或多个实施例，可以通过例如对给定 1C器件或其它器件的截面分析和/或材料分析来检测所公开的技术的使用，给定1C器件或 其它器件包括总体上如本文中所描述地构造的MM电容器结构。
[0030] 方法和结构
[0031] 图2-9示出了根据本发明的实施例的用于形成1C100的工艺流程。如根据本公 开内容将领会的，在所描述的工艺流程的任何部分，1C100可以包括比此处描述的更多、更 少的元件或部件、和/或包括与此处描述的不同的元件或部件，并且所要求保护的发明并 不是要限制于任何特定的1C100构造（最初、中间和/或最终） 而是可以用于许多应 用中的许多构造内。
[0032] 工艺流程可以如图2中那样开始，图2是根据本发明的实施例构造的集成电路 (C) 100的侧视截面图。如图可见，1C100可以包括一层绝缘体材料（例如，层间电介质或 ILD) 110。可以利用各种各样的ILD110绝缘体材料（例如，低k、高k等）中的任何材 料来实施所公开的技术。例如，在一些示例性实施例中，ILD110可以包括下述材料中的一 个或多个：⑴氧化物，例如二氧化硅（Si02)、氧化硅（SiO)、碳掺杂的5102等；（2)氮化物， 例如氮化硅（Si3N4)等；(3)聚合物，例如苯并环丁烯（BCB)、诸如SU-8等的可光限定的抗蚀 剂（永久的或其它）等；(4)磷硅酸盐玻璃（PSG) ; (5)氟硅酸盐玻璃（FSG) ; (6)有机硅酸 盐玻璃（0SG)，例如硅倍半氧烷、硅氧烷等；（7)上述材料中的任何材料的组合；和/或（8) 能够提供期望的绝缘度的任何其它适当电介质材料，如根据本公开内容将显而易见的。在 一些实施例中，ILD110可以是大体上无孔的，而在一些其它实施例中，根据给定目标应用 或最终用途的需求，ILD110可以设置有任何程度的孔隙度。
[0033] 在一些情况下，例如，ILD110可以根据需要而沉积在衬底、晶片或其它适当表面 上。如根据本公开内容将领会的，可以利用各种各样的适当沉积技术中的任何技术，所述 沉积技术例如但不一定限于：物理气相沉积（PVD);化学气相沉积（CVD);旋涂/旋压沉积 (SOD);和/或上述技术中的任何技术的组合。还将领会到，ILD110可以根据给定目标应 用或最终用途的需要而设置有任何给定厚度。ILD110的其它适当构造、材料、沉积技术和 /或厚度将取决于给定应用，并且根据本公开内容将是显而易见的。
[0034] 在一些情况下，ILD110可以具有设置于其中的一个或多个互连120。在一些实例 中，可以提供多个ILD110层，每个ILD110层均具有一个或多个互连120。根据一些实施 例，给定互连120可以包括各种各样的导电金属中的任何金属，所述导电金属例如但不一 定限于：铜（Cu);铝（A1);银（Ag);镍（Ni);金（Au);钛（Ti);鹤（W);钌（Ru);钴（Co);铬 (Cr);铁（Fe);铪（Hf);钽（Ta);轨（V);钼（Mo);钯（Pd);钼（Pt);和/或上述材料中的任 何材料的合金或组合。此外要注意，互连材料可以是金属或非金属的，并且在一些实例中可 以包括聚合材料。为此，可以将具有适当程度的导电性的任何材料用于1C100的一个或多 个互连120。而且，在一些实例中，可能期望在给定互连120与ILD110之间包括阻挡层和 /或粘附层。例如，在给定互连120包括Cu的一些情况下，例如，可能期望在这种互连120 与ILD110之间包括阻挡层和/或粘附层，阻挡层和/或粘附层包括例如但不一定限于如 下材料的材料：钽（Ta);氮化钽（TaN);氮化钛（TiN);等。用于给定互连120、任选的阻挡 层和/或任选的粘附层的