3两者。在所描绘的实例中，处理系统200包含安置于内插板202处的水平堆叠裸片204、206、206和207。处理系统200还包含垂直裸片堆叠208，其包括堆叠于裸片205上的裸片210和堆叠于裸片210上的裸片212。
[0030]裸片204至207经由包括链路216、217和218的分区多跳网络201互连。多跳网络201还包含由使垂直堆叠208的裸片205、210和212互连的TSV 222形成的装置间链路。如由截面图213所图示，裸片间链路216至218的各者可以实施于内插板202的一个或多个金属层处和将裸片204至207连接至内插板202的金属接触件中。
[0031]在所描绘的实例中，链路216连接裸片204和裸片205，链路217连接裸片205和206，链路218连接裸片206和裸片207且链路219连接裸片205和207。还在这个实例中，链路219是专门用于裸片205处的某些装置与裸片207处的某些装置之间的通信的边带链路。即，链路216、217和218形成多跳网络201的链路分区且链路219并不包含于这个多跳网络中。因而，裸片204和207是多跳网络201中的叶节点且因此在这个实例网络拓扑中不需要实施路由逻辑。为了有利于裸片之间的消息数据的路由，裸片205实施路由逻辑214且裸片206实施路由逻辑215。
[0032]以下实例消息流量图示处理系统200中的分区多跳网络的使用。为了这个实例，裸片204、205和212包括处理器核心，其实施控制用于减少总能耗的功率管理特征的功能。此类功率管理功能的实例包含时钟节流、动态电压控制、CPU睡眠状态等等。可以响应于经由网络从一个装置传递至另一者的消息而配置、调用和控制这些功能。这些功率管理功能由操作系统软件(OS)使用以响应于系统的处理负载和总利用率而以动态方式权衡功率和系统性能。
[0033]对功率管理请求服务的以下实例用于图示处理系统200中的分区通信网络的操作。在操作过程中，运行于裸片212上的CPU上的操作系统(OS)软件确定裸片204上的CPU应置于“睡眠”状态以减少系统功耗。因此，裸片212上的CPU产生睡眠请求，其包含关联的功率管理命令(“睡眠”)连同所需要的其它控制信息，诸如所期望的睡眠状态的长度。这个睡眠请求被实施为将从裸片212上的CPU装置传输至裸片204上的CPU装置的信息数据包。在产生睡眠请求中，OS软件使得睡眠信息数据包连同目的地节点的指示被写入至裸片212的接口逻辑。接着裸片208上的接口逻辑通过操纵连接至包括TSV 220的导体的物理接口(PHY)发出数据包，以将代表睡眠请求的信号传输至裸片205上的路由逻辑214。路由逻辑214检验数据包标头且提取目的地节点。路由逻辑214使用目的地节点执行表查找以确定至目的地的路线中的下一个节点。作为表查找的结果，路由逻辑214使得睡眠请求数据包置于对应于将裸片205连接至实施于裸片204上的装置的链路216的输出缓冲器中。接着裸片205上的接口逻辑通过操纵连接至包括链路216的导体的物理接口(PHY)发出睡眠数据包，以将代表睡眠请求的信号传输至裸片204。如截面上所示，包括链路216的导体实施于内插板202的金属层中。裸片204上的PHY接收信号且缓冲由信号表示的睡眠请求信息。裸片204上的接口逻辑将睡眠请求置于CPU可用的输入缓冲器中且通常产生通知CPU消息已到达的中断。裸片204上的CPU装置读取消息且执行由发信号命令请求的睡眠功能，从而完成由运行于位于裸片212上的CPU装置上的OS起始的请求的睡眠操作。
[0034]图3图示根据一些实施方案的实施分区多跳网络301的另一实例处理系统300的平面图。在这个实例中，分区多跳网络301实施包括裸片内链路连同裸片间链路的组合的链路分区。如所图示，处理系统300包括安置于内插板302的表面处的水平堆叠的裸片304、305、306和307。各个裸片实施多个装置，诸如裸片304处的装置308、309和310，裸片305处的装置311、312和313，裸片306处的装置314、315和316和裸片307处的装置317、318和319。这些装置可以包含(但不限于)0?16?105?、存储器控制器、输入/输出控制器、存储装置等等。
[0035]分区多跳网络301的路由器分区被实施为分别位于裸片304、305、306和307处的路由逻辑320、321、322和323。用于分区多跳网络301的链路分区包含多个装置间链路(诸如装置间链路330、331、332和333)，所述装置间链路使所描绘的环形网络拓扑中的路由逻辑320至323互连且部分由内插板302的多种金属层实施。分区多跳网络301的链路分区还包含多个装置内通信链路，其将给定裸片上的个别装置连接至那个裸片上的本地路由逻辑。例如，装置内链路634、635和636将路由逻辑320分别连接至装置308至310。这些装置内链路被实施为裸片的多种金属层中的导电互连结构。
[0036]实例处理系统300图示相同分区通信网络中的两个不同网络拓扑的使用。裸片内通信经由轴辐式网络拓扑(或点对点拓扑)完成，借此路由逻辑用作裸片上的装置之间和裸片的装置与其它裸片上的装置之间路由的所有消息的集线器。相比之下，裸片间通信经由环形拓扑完成，借此路由逻辑320至323的各者经由链路330至333以环形方式连接至其邻近裸片。
[0037]以下实例消息流量图示处理系统300中的混合裸片间/裸片内分区多跳网络的使用。为了这个实例，裸片304上的装置308至310和裸片306上的装置314至316实施具有关联存储器高速缓存的处理器核心(且因此在本文中还称作处理器核心308至310和314至316)。处理器核心实施高速缓存管理功能，其用于维持具有多个高速缓存的多个处理器系统中的高速缓存相关性和一致性。此类高速缓存管理特征的实例包含修改驻留于另一 CPU的高速缓存中的特定高速缓存区块的状态的网络消息
[0038]在操作过程中，过程已确定裸片305上的处理器核心313的高速缓存中的特定线需要无效以维持存储器的一致性视图。高速缓存线无效请求包含关联的高速缓存管理命令(“无效”)连同将为无效的关联的存储器地址。这个信息包括将从处理器核心309传输至处理器核心313的信息数据包。
[0039]在产生无效请求中，处理器核心309产生无效请求数据包连同目的地节点的指示且将无效请求数据包置于对应于链路335的输出缓冲器中。链路335实施于裸片304的多种金属层中且连接至裸片上路由逻辑320。本地路由逻辑320检验数据包标头且提取目的地节点。接下来路由逻辑320执行表查找以确定至处理器核心313的路线中的下一个节点。在这个实例中，路径中的下一个节点是裸片305上的路由逻辑321。裸片304上的路由逻辑320使得无效请求数据包置于对应于链路331的输出缓冲器中。接着裸片304上的接口逻辑通过操纵连接至包括链路331的导体的物理接口(PHY)发出数据包，以将代表高速缓存线无效请求的信号传输至裸片305。
[0040]裸片305上的PHY接收信号且缓冲由信号表示的无效请求信息。路由逻辑321检验缓冲的数据包标头且提取目的地节点且执行其路由表中的查找。作为表查找的结果，路由逻辑321确定目的地节点，处理器核心313是本地装置。相应地，路由器经由装置内链路336将高速缓存线无效数据包置于处理器核心313可用的缓冲器中。处理器核心313上的逻辑读取消息且执行由发信号命令请求的高速缓存线无效功能，从而完成由位于裸片304上的处理器核心装置309起始的请求操作。
[0041]图4图示根据一些实施方案的如实施于图1至图3的实例处理系统中的路由逻辑的实例实施。在所描绘的实例中，路由逻辑400包括输入缓冲器401、纵横开关402、输出缓冲器403、控制逻辑404、一个或多个路由表406和配置区块408。输入缓冲器401耦接至一个或多个输入端口 410。各个输入端口 410耦接至对应的装置间或装置内链路且输入缓冲器401被配置来缓冲经由对应装置间链路接收的消息数据。同样地，输出缓冲器403连接至一个或多个输出端口 412。各个输出端口 412耦接至对应的装置间或装置内链路且输出缓冲器403被配置来缓冲针对对应