的多种工艺。晶片级封装将晶片制造过程扩展至包括装置互连和装置保护过程。因此，晶片级封装通过允许晶片制造、封装、测试、和老化过程在晶片级的一体化而简化了制造过程。
[0038]采用扁平无引线封装技术(诸如QFN封装技术)的装置通过将集成电路芯片完全包封在封装件内而为包含在装置封装件中的集成电路芯片(管芯)提供了良好的机械保护。然而，扁平无引线(例如，QFN)封装装置可能制造起来比较昂贵，并且可能通常提供相对少的引脚数(例如，QFN的引脚通常沿底边缘被设置)。QFN封装件可以结合到其它装置，诸如利用焊料连接件将封装件结合到印刷电路板上。然而，晶片级QFN与其它装置的焊料接头通常不能进行检查并且可能导致与具有焊料支撑结构的引线框架QFN相比降低的板级可靠性。
[0039]因此，描述了晶片级封装装置、电子装置和制造方法，所述制造方法包括在晶片级封装装置上形成暴露的引线末端以便在晶片级封装装置上提供焊料支撑结构的。焊料角焊缝可以被优化以便提高板级可靠性并使得容易进行视觉检查。在各实现方式中，采用根据本发明的示例技术的晶片级封装装置包括:包含至少一个集成电路管芯的经处理的半导体晶片、设置在所述至少一个集成电路管芯上的金属垫、设置在所述至少一个集成电路管芯上以及所述金属垫的至少一部分上的第一电介质层、至少部分地形成在所述金属垫和所述第一电介质层上的再分布层、设置在所述第一电介质层上以及所述再分布层的一部分上的第二电介质层、形成在所述再分布层上的第一柱、至少部分地形成在所述第二电介质层上的模制层、形成在所述第一柱上的第二柱、和形成在所述第二柱上的镀覆层。另外，一种电子装置可以包括印刷电路板和上述晶片级装置。在各实现方式中，一种采用根据本发明的示例技术来制造表面安装装置的方法包括:接纳经处理的集成电路晶片；在所述经处理的集成电路晶片上形成金属垫；在所述集成电路晶片的至少一部分和所述金属垫的至少一部分上形成第一电介质层；至少部分地在所述金属垫和所述第一电介质层上形成再分布层结构；在所述第一电介质层上以及所述再分布层结构的一部分上形成第二电介质层；在所述再分布层结构上形成柱；在所述第二电介质层上以及所述柱的一部分上形成模制层；在所述柱上以及所述模制层的一部分上形成柱层，其中所述柱层从第一柱延伸到另一柱；在所述柱层上形成镀覆层；和单体化所述经处理的集成电路晶片，其包括沿横跨所述镀覆层的锯切道进行切割，其中单体化所述经处理的集成电路晶片结果得到一种晶片级封装件，其具有在所述晶片级封装件的至少两个侧面上暴露的垫触头。
[0040]示例件实施方式
[0041]图1A至ID示出了根据本发明的实施例的晶片级封装装置100。如图1A所示，晶片级封装装置100可以包括集成电路管芯106ο在各实现方式中，集成电路管芯106可以包括已由经处理的半导体晶片形成和/或作为经处理的半导体晶片的一部分的至少一个集成电路管芯106。集成电路管芯106可以包括数字集成电路、模拟集成电路、混合信号集成电路，等等。在一个或多个实现方式中，集成电路管芯106可以包括数字逻辑装置、模拟装置(例如，放大器，等)，以及它们的组合等。在图1A所示的实现方式中，经处理的半导体晶片的一部分被示出为包括第一集成电路管芯封装件102和第二集成电路管芯封装件104。
[0042]如上所述，集成电路管芯106可以利用各种制造技术进行制造。例如，集成电路管芯106可以经由互补金属氧化物半导体(CMOS)技术、双极半导体技术等进行制造。集成电路管芯106可以包括形成于其中的电互连件(例如，集成电路、再分布层、过孔、触垫，等)。在各实现方式中，集成电路管芯106可以包括有源管芯(例如，处理器)和/或无源管芯(例如，电容器、晶体管等)。此外，集成电路管芯106可以包括和/或构造成结合到电互连件(例如，触垫、金属垫，如铜和/或铝，凸点下金属化层(UBM)等)，该电互连件构造成在集成电路管芯106(通过再分布层、过孔，和/或其它电互连件)和外部部件(例如，印刷电路板130)之间提供电连接。
[0043]如图1A所示，晶片级封装装置100包括形成在集成电路管芯106上的金属垫108。在各实现方式中，金属垫108可以构造成在集成电路管芯106和诸如柱和/或再分布布线(例如，再分布层结构112)的其它金属布线之间提供电接触。在一个【具体实施方式】中，金属垫108包括形成于集成电路管芯106上的铝垫。在其它实施方式中，金属垫108可以包括除铝之外的其它金属，例如铜。金属垫108可以使用诸如沉积(例如，物理的，化学的，镀覆等)的方法来形成。
[0044]晶片级封装装置100包括电介质层109和电介质层110。如图1A所示，电介质层109形成在经处理的半导体晶片的表面上，所述经处理的半导体晶片具有形成于其中的至少一个集成电路管芯106。在一个【具体实施方式】中，电介质层109可以包括二氧化硅(S12)和氮化硅(Si3N4)的组合。可以设想，其它电介质材料可以用来形成电介质层109，例如PBO等。如图1A所示，电介质层110可以形成在经处理的半导体晶片和/或电介质层109的表面上。另外，电介质层110可以抵靠和覆盖金属垫108和/或电介质层109的一部分来设置。在一些实施方式中，电介质层109及电介质层110可使用相同或类似的材料来形成和/或使用相同的处理步骤来形成。在一个【具体实施方式】中，电介质层110可以形成(例如，通过涂覆或沉积)为遍及该经处理的半导体晶片和金属垫108并随后被蚀刻以露出金属垫108的至少一部分。电介质层109和/或电介质层110可以用作集成电路管芯106、金属垫108和其它电装置之间的电绝缘层。在一些实现方式中，电介质层110可以包括苯并环丁烯(BCB)聚合物材料、聚酰亚胺(PI)材料、聚苯并恶唑(PBO)材料、氧化物材料(例如，二氧化硅(S12))、和/或它们的组合物等。在一个【具体实施方式】中，电介质层110包括聚苯并恶唑(PBO)。
[0045]如图1A所示，晶片级封装装置100还包括形成在金属垫108上和电介质层110的一部分上的再分布层结构112。在各实现方式中，再分布层结构112作用成用于在晶片级封装装置100中重新分布电互连件的重布线和互连系统。再分布层结构112可以将导电垫(例如，金属垫108)与另一部件(例如，焊料凸点，未示出)电互连。此外，再分布层结构112还可以包括其它相关的互连部件，诸如凸点下金属化层(UBM)、触垫、金属线和/或布线等。在一个【具体实施方式】中，再分布层结构112可以包括钛(Ti)屏障层和铜(Cu)晶种，该铜晶种被电镀到完整厚度，以形成邻近并抵接金属垫108的金属线和/或导电垫。如图1A所示，另一(第二)电介质层114可以以与上述第一电介质层110类似的方式形成在第一电介质层110上和再分布层结构112的一部分上，其中电介质层114可以形成为遍及再分布层结构112的至少一部分，并随后被蚀刻和/或被去除以露出再分布层结构112的至少一部分。在各实施方式中，电介质层114可以包括苯并环丁烯(BCB)聚合物材料、聚酰亚胺(PI)材料、聚苯并恶唑(PBO)材料、氧化物材料(例如，二氧化硅(S12))、其它电绝缘材料，和/或它们的组合物等。在一个【具体实施方式】中，电介质层114包括聚苯并恶唑(PBO)。
[0046]接着，柱结构116可以设置在再分布层结构112的一部分上，如图1A中所示。在各实现方式中，柱结构116可以形成在再分布层结构112的已经去除了一部分电介质层114的那部分上，这在再分布层结构112和柱结构116之间提供了合适的电接触。柱结构116可以包括从再分布层结构112延伸并用来从再分布层结构112形成支护(standoff)的结构。在一些实现方式中，柱结构116可以包括钛(或钛/钨)屏障层和/或电镀铜、铝或其它导电金属。
[0047]在各实现方式中，柱层120设置在柱结构116上。如图1A所示，柱层120可以与第一柱结构116重叠并且延伸越过锯切道124(在切割和单体化之前)到达另一个(例如，第二)柱结构116。在一个实现方式中，柱层120可以包括屏障材料(例如，钛，钛/钨等)、铝、和/或铜。柱层120可以与每个柱结构116重叠，例如图1A所示的部分悬臂构造。在各实现方式中，柱层120在单体化过程中被锯穿，并且柱层120的由于单体化过程而露出的侧面产生暴露的引