一种高性能底栅型tft器件结构及其制备方法
【技术领域】
[0001]本发明设及新型显示器件领域，尤其设及一种高性能底栅型TFT器件结构及其制 备方法。
【背景技术】
[0002] 薄膜晶体管技术的不断革新和发展离不开平板显示技术的发展，也正由于人们的 热衷研究，使得薄膜晶体管在发展的道路上逐渐走进千家万户的显示屏里。目前，薄膜晶体 管的结构有很多种分类形式，例如可W分为共面型、反共面型和错列型和反错列型等。但 总的来说目前被广泛研究的TFT结构一般可W分为两类；底栅化ottom-gated)型结构和 顶栅型（top-gated)结构。不管是哪种结构的薄膜晶体管，都包含着基板、栅电极、栅电极 绝缘层、有源层及其源漏电极等，在现在的研究中，底栅顶接触型薄膜晶体管的良好的结构 性能与简易的制备方式使得其成为研究人员最为热衷的研究对象，而薄膜晶体管的的材料 与制作方式的不同会引起它们存在参数上的差异。
[0003]在众多对薄膜晶体管的研究中，关于结构的不同，特别是半导体有源层的不同而 引起的器件性能的变化也逐渐成为研究人员的研究热点。一般情况下，随着半导体有源层 厚度增加，开启状态导电沟道载流子浓度升高，开启电流呈上升趋势。然而，由器件阔值电 压公式可知，在其他条件都相同时，通常半导体有源层越厚，则阔值电压的绝对值就越大， 且由于关断电流随半导体有源层厚度增加呈上升趋势，因此开关比降低。另一方面，TFT 的电子沟道形成于半导体层下方的界面，而源/漏极却是在半导体层上方的界面，因此， TFT的电子沟道要连接到源/漏极，必须再经过半导体层厚度，载流子的流动需要经过该 个低导电性的区域，影响TFT的导电特性，且半导体有源层厚度越大，对其导电性影响越 大。
[0004]本发明通过在有源层设置微纳米图案，一方面增加源、漏极与半导体层的接触面 积，另一方面减少载流子流动所需经过的低导电性区域厚度。同时，在TFT处于关断的状 态，阻碍载流子运动，降低暗电流；在TFT处于导通的状态，又保证有足够高的载流子浓度， 提高开启电流，从而增大其开关比，由此提出了一种高性能底栅型TFT器件结构及其制备 方法。
【发明内容】
[0005]本发明的目的在于提供一种高性能底栅型TFT器件结构及其制备方法，该结构TFT-方面增加源、漏极与半导体层的接触面积，另一方面减少载流子流动所需经过的低导 电性区域厚度，既可W提高开启电流，又增大其开关比。
[0006] 为实现上述目的，本发明的技术方案是；一种高性能底栅型TFT器件结构，包括： 一作为整个器件衬底的基板； 一栅电极，设置于所述的基板的上方； 一栅电极绝缘层，设置于所述的栅电极上方； 一具有图案化表面的半导体有源层，设置于所述栅电极绝缘层上方，所述图案化表面 指采用包括压印、光刻、刻蚀、激光加工的方法，在半导体有源层上表面的全部或部分区域 制作各向同性或各向异性形状的图案，使得半导体有源层上表面形成起伏图案，起伏图案 周期在10纳米到90微米之间，起伏高度在1纳米到9微米之间； 一源电极，设置于所述具有图案化表面的半导体有源层表面； 一漏电极，设置于所述具有图案化表面的半导体有源层表面，所述源极与漏极之间的 间距为1纳米到9毫米之间； 一层有源层保护层，设置于所述具有图案化表面的半导体有源层的上方，W使得所述 具有图案化表面的半导体有源层不与空气直接接触。
[0007] 在本发明一实施例中，还可直接采用基板本身作为栅电极。
[000引在本发明一实施例中，所述各向同性形状的图案包括圆柱点阵、方柱点阵、微孔阵 列图案；所述各向异性形状的图案为条状图案，且条状图案的长轴方向与沟道方向的夹角 范围为0~90度。
[0009] 在本发明一实施例中，所述半导体有源层上表面的图案密度能够根据需要进行调 整。
[0010] 在本发明一实施例中，所述源电极、源电极与所述半导体有源层上表面形成起伏 图案是互补的。
[0011] 在本发明一实施例中，所述半导体有源层材料为无机氧化物半导体、有机半导体、 有源层、碳纳米管、二硫化钢、多晶娃、非晶娃中的一种或多种的混合物。
[0012] 本发明还提供了一种基于上述所述高性能底栅型TFT器件结构的制备方法，包括 如下步骤， 步骤S1 ;基板清洗；选取一块所需尺寸的玻璃基板进行划片，并进行基板清洗； 步骤S2 ;栅电极制备；取步骤S1清洗后的基板，在其中一面采用包括磁控瓣射、旋涂工 艺、曝光-显影、刻蚀的方法形成栅电极； 步骤S3 ;栅电极绝缘层的制备：采用等离子体增强化学气相沉积方法在栅电极上面沉 积一层绝缘薄膜，形成栅电极绝缘层； 步骤S4 ;具有图案化表面的半导体有源层的制作；在栅电极绝缘层上面锻一层半导体 有源层，在半导体有源层的上表面全部或部分区域采用包括压印、光刻、刻蚀、激光加工的 方法，制作各向同性或各向异性形状的图案，使得半导体有源层上表面形成起伏图案，起伏 图案周期在10纳米到90微米之间，起伏高度在1纳米到9微米之间； 步骤S5 ;源电极与漏电极的制作：采用光刻的方法在所述具有图案化表面的半导体有 源层上形成源电极与漏电极的图案，采用磁控瓣射方法形成源电极与漏电极； 步骤S6 ;有源层保护层的制作：采用等离子体增强化学气相沉积方法在所述具有图案 化表面的半导体有源层的上面沉积一层绝缘薄膜作为有源层保护层，W使得所述具有图案 化表面的半导体有源层不与空气直接接触。
[0013] 在本发明一实施例中，所述步骤S4的具有图案化表面的半导体有源层的制作过 程，具体如下： 步骤S411 ;采用磁控瓣射方法在栅极绝缘层上锻一层30纳米的IGZ0薄膜作为半导体 有源层； 步骤S412 ;对IGZO薄膜进行光刻、刻蚀； 在IGZ0薄膜上均匀涂覆一层光刻胶，设定甩胶机先在300 模式下运行10秒，之 后在2000 占运行30秒让光刻胶均匀旋涂在IGZ0膜上；甩胶完成后在85度下进行固 胶20min;曝光；在曝光机下曝光40秒；显影；将曝光后的IGZ0放置在显影液中，将光刻胶 去掉，之后贴高温保护膜再放在加热板；刻蚀；显影后将其放入刻蚀液中5min将IGZ0薄膜 刻蚀掉；稱光刻胶；将其放入浓化0H溶液中进行稱光刻胶，结束之后用清水洗净；形成点状 图案； W点状图案光刻胶为掩膜板，采用反应离子刻蚀方法刻蚀IGZ0薄膜，没有被光刻胶保 护的IGZ0薄膜将被刻蚀一定深度，控制刻蚀时间和刻蚀功率，进而控制刻蚀的深度；将样 品放置丙酬，洗掉残余的光刻胶，形成具有柱状图案的IGZ0有源层。
[0014] 在本发明一实施例中，所述步骤S4的具有图案化表面的半导体有源层的制作过 程，具体如下： 步骤S421 ;PDMS模板的制备； 采用电子束光刻制得含有有源层图案的Si基板，将该Si基板密封置于装有约10ml TMCS的容器里，放置约5分钟后取出，此时Si基板表面自组装一层TMCS，用于防粘浪单体 和交联剂10:1的比列配置PDMS混合物，揽拌至均匀混合；将上述自组装一层TMCS的Si基 板水平放置于一容器中，倒入PDMS混合物，静置约30分钟至起泡全部消除，将该容器放入 80°C烘箱两小时W上，待PDMS完全固化后取出，将PDMS与Si基板分离，并切割成含有有源 层负图形PDMS模板； 步骤S422 ;半导体有源层墨水制备； 将二水合醋酸锋和醋酸锡的2-己二醇甲離溶液混合，前驱体金属溶液浓度是0. 75M， 摩尔比是0. 3 ;加入两S滴己醇胺用作提高前驱体盐的溶解度的稳定剂；设定上述溶液在 室温下揽拌12小时，且通过化的PTFE的膜过滤器过滤后形成ZT0半导体有源层墨水； 步骤S423 ;半导体有源层进行图形化： 将步骤S421中制备的PDMS模板，设置有图案的一面朝上，用氧等离子体对其表面进 行处理后，密封置于装有TMCS的容器里，放置约5分钟后取出，此时该PDMS模板表面自组 装一层TMCS，用于防粘；将PDMS模板放置于密闭空间进行抽真空，将PDMS模板中的气体抽 掉，形成负压； 采用旋涂的方法将步骤S422中制备的ZT0半导体有源层墨水均匀涂覆在栅电极绝缘 层上，接着立即将形成负压的PDMS模板，有图案的一面朝ZT0半导体有源层墨水，水平放 置；刚旋涂的ZT0半导体有源层墨水尚未完全挥发，在具有负压的情况下将很容易被吸入 至IJPDMS模板的凹形部分中，并施加适当的压力，加热到150°C，保持5分钟恒温恒压状态后， 停止加热，待温度降至80°CW下，ZT0薄膜已经固化后撤去压力，并等待样品降至室温，形 成所需图案。
[0015] 在本发明一实施例中，所述步骤S4的具有图案化表面的半导体有源层的制作过 程，具体如下： 步骤S431 ;采用磁控瓣射方法在栅极绝缘层上锻一层30纳米的IGZ0薄膜作为半导体 有源层； 步骤S432 ;采用激光刻蚀在IGZ0薄膜上形成图案； 采用MC150-DLG型激光打点机，所用激光波长为10.自％im，利用激光打点机内置的网 点设计软件画出所设计的有源层图案阵列模型，然后设置激光频率为50KHZ，激光功率为 100W，通过调激光聚焦调节，调整激光束斑大小略小于所制备条状光栅的长度为0. 01mm; 最后，设置激光停留在每一点的时间为0.5毫秒，通过激光加工形成具有图案的IGZ0薄膜。
[0016] 相较于现有技术，本发明具有W下有益效果： 本发明通过在有源层设置微纳米图案，一方面增加源、漏极与半导体层的接触面积，另 一方面减少载流子流动所需经过的低导电性区域厚度；同时，在TFT处于关断的状态，阻碍 载流子运动，降低暗电流；在TFT处于导通的状态，又保证有足够高的载流子浓度，提高开 启电流，从而增大其开关比。