°、例如40至80°。通过调整用于蚀刻开口 230c或者至少部分地分开场板片段230a、230b的方法的参数，可以将角度α调整到所期望的值。
[0040]根据图5Α至中所示的实施方式，两个场板片段230a、230b的所得到的表面与单个元件或没有开口的元件相比被扩大，使得提高半导体器件的可靠性。在此，元件230的表面的扩大可以在没有过高附加加工成本以及不扩大金属化部的基面的情况下进行。场板片段230a、230b或场板230中的开口可以通过蚀刻方法在使用合适蚀刻掩模的情况下来制造。例如，相邻场板片段230a、230b之间的空隙以及场板230中的开口 230c可以通过湿化学或等离子体蚀刻方法来蚀刻。
[0041]在本说明书中描述的元件230可以形成沟道截断电极251。但是可替代地，所述元件230也可以形成任何其它场电极、例如源极场板239。根据另一构型，在本申请的范围内描述的元件也可以布置在半导体器件的有源区域内。元件230可以由任意传导材料来制造、例如由铝或由其它金属或金属组合、例如TiW/Cu/TiN制成。此外，元件230也可以包含多晶娃。
[0042]图6阐释了用于制造半导体器件的方法。该方法包括:在半导体衬底的表面之上构造由传导材料制成的元件，其中元件区域的背向半导体衬底的表面被结构化为具有突起或凹陷(S100)并且元件区域的朝向半导体衬底的表面被较少地或者不被结构化，以及在元件之上构造绝缘层(S150)。根据一个实施方式，构造元件可以包含构造具有平坦表面的元件以及接下来用于生成多孔表面的方法。例如，该元件可以通过合适的蚀刻方法被制成多孔的。用于生成多孔表面的合适方法的示例例如包括阳极蚀刻或阳极氧化。
[0043]根据另一替代方案，该元件可以通过构造具有平坦表面的元件以及施加多孔层来构造。施加多孔层的示例例如包括所谓的等离子体尘埃法(Plasma-Dust-Verfahren)。在此，可以通过沉积参数以及可选地在其后执行的合适回火来有针对性地控制粒度大小。可通过该方法制造的金属化部的示例包括铜和铝。
[0044]根据另一构型，可以生长金属枝状晶体，这例如可以在铜或银金属化部的情况下执行。
[0045]根据另一实施方式，元件区域的背向半导体衬底的表面可以通过光刻来结构化。
[0046]根据一个实施方式，该元件可以被构造为一体的或者包括多个层。例如，该元件可以被构造为具有平坦表面。接着，可以施加结构化层并对其结构化。例如，结构化层可以选择性地被蚀刻到元件的材料，使得可以通过确定结构化层的层厚度来调整突起的高度以及由此调整表面扩大。
[0047]图7阐释了根据另一实施方式的用于制造半导体器件的方法。图7中所示的方法包括:在半导体衬底的表面之上构造结构化层(S200);在结构化层之上构造由传导材料制成的元件(S220)，其中结构化层的朝向该元件的表面被结构化为使得根据该元件的层厚度，该元件的背向半导体衬底的表面与水平表面相比具有10%或更多的扩大。
[0048]根据该实施方式，该元件可以通过构造和结构化布置在该元件之下的结构化层来构造。在此，结构化部例如可以进行得使得在该元件的预先给定的层厚度的情况下可以实现预先确定的表面扩大。根据一个构型，例如可以合适地测定结构化层的层厚度。结构化层可以通过局部地完全(参考结构化层的层厚度)除去结构化层来结构化。由此可以实现预先确定的表面扩大。可替代地，结构化层中的凹陷例如可以通过蚀刻来定义。通过测定凹陷的深度，同样可以实现预先确定的表面扩大。
[0049]根据另外的实施方式，用于扩大表面的不同措施也可以相互组合。
【主权项】
1.半导体器件，包括: 由传导材料制成的元件，所述元件布置在半导体衬底的表面之上，具有如下的元件区域:没有到处于其之上或其之下的导电平面的电接触部与所述元件区域接界， 其中所述元件区域的背向半导体衬底的表面被结构化为具有突起或凹陷，并且所述元件区域的朝向半导体衬底的表面被较少地或不被结构化。2.根据权利要求1所述的半导体器件，其中所述元件区域的背向半导体衬底的表面以光刻方式被结构化。3.根据权利要求1所述的半导体器件，其中所述元件包括第一层和布置在第一层之上的第二层，并且第二层以光刻方式被结构化。4.根据权利要求1所述的半导体器件，其中所述元件区域的背向半导体衬底的表面为多孔的，并且所述突起或凹陷由孔的部分来实现。5.根据权利要求1所述的半导体器件，其中所述元件区域的背向半导体衬底的表面具有枝状晶体，并且所述突起或凹陷由枝状晶体的部分来实现。6.根据权利要求1或2所述的半导体器件，其中所述凹陷延伸直到所述元件区域的朝向半导体衬底的表面。7.根据前述权利要求之一所述的半导体器件，其中所述元件区域的朝向半导体衬底的表面是水平的。8.根据前述权利要求之一所述的半导体器件，其中所述元件区域的背向半导体衬底的表面上的表面粗糙度比在所述元件区域的朝向半导体衬底的表面上更大。9.根据前述权利要求之一所述的半导体器件，还包括: 有源区域，其具有在半导体衬底中构造的器件单元；以及 处于所述有源区域之外的边缘区域， 其中所述元件布置在边缘区域中。10.根据权利要求9所述的半导体器件，其中所述有源区域包括多个彼此平行布置在半导体衬底中构造的器件单元。11.半导体器件，包括: 由传导材料制成的元件，所述元件布置在半导体衬底的表面之上，以及 布置在所述元件下的层，该层朝向所述元件的表面被结构化为使得所述元件的背向半导体衬底的表面与水平表面相比具有10%或更大的扩大。12.根据权利要求11所述的半导体器件，还包括: 有源区域，其具有在半导体衬底中构造的器件单元；以及 处于所述有源区域之外的边缘区域， 其中所述元件布置在边缘区域中。13.根据权利要求12所述的半导体器件，其中所述有源区域包括多个彼此平行布置在半导体衬底中构造的器件单元。14.根据权利要求12或13所述的半导体器件，其中所述层的朝向所述元件的表面被结构化为使得形成开口，所述开口延伸直到所述层的朝向所述元件的表面。15.根据权利要求14所述的半导体器件，其中所述开口的水平测量的面积之和为所述元件的水平测量的面积的至少5%。16.根据权利要求11至15之一所述的半导体器件，其中所述元件为场板。17.根据权利要求16所述的半导体器件，其中所述场板与源极接线端子电连接。18.根据权利要求11至15之一所述的半导体器件，其中所述元件为沟道截断场电极。19.半导体器件，包括: 有源区域，其具有在半导体衬底中构造的器件单元； 处于所述有源区域之外的边缘区域；以及 场板，其在边缘区域中布置在半导体衬底的表面之上，其中所述场板具有开口或者至少两个彼此间隔开的场板片段。20.根据权利要求19所述的半导体器件，其中所述有源区域包括多个彼此平行布置在半导体衬底中构造的器件单元。21.根据权利要求20或21所述的半导体器件，其中所述场板的侧边以不同于90°的角度延伸。22.根据权利要求19至21之一所述的半导体器件，其中所述场板具有至少两个彼此间隔开的场板片段，所述场板片段与共同的接线端子连接。23.具有根据权利要求1至22之一所述的半导体器件的集成电路。
【专利摘要】半导体器件和集成电路。一种半导体器件包括由传导材料制成的元件，所述元件布置在半导体衬底的表面之上。该元件包括如下的元件区域：没有到处于其之上或其之下的导电平面的电接触部与所述元件区域接界。在此，所述元件的背向半导体衬底的表面被结构化为具有突起或凹陷，并且所述元件区域的朝向半导体衬底的表面被较少地或不被结构化。
【IPC分类】H01L23/52, H01L27/04
【公开号】CN104916635
【申请号】CN201510110447
【发明人】F.J.尼德诺斯泰德, M.普法芬莱纳, F.D.普菲尔施, H-J.舒尔策, H.舒尔策, C.魏斯
【申请人】英飞凌科技奥地利有限公司
【公开日】2015年9月16日
【申请日】2015年3月13日
【公告号】DE102014103540A1, US20150263106