光伏电池和光伏电池制造方法
【技术领域】
[0001] 本发明涉及光伏电池制造方法。
【背景技术】
[0002] 化合物半导体根据材料组成而具有不同水平的带隙（能带间隙，bandgap)能量 和晶格常数。因此，制造了多结光伏电池，通过其将太阳光的波长范围在多个光伏电池之间 分配，使得能量转换效率提高。
[0003] 目前，多结光伏电池的典型实例为三结光伏电池（1.9eV/1.4eV/0. 67eV)，其包括 设置在具有与砷化镓（GaAs)的晶格常数基本上相同的晶格常数的锗（Ge)基底上的使用晶 格匹配材料的Ge单元（cell)/Ga(In)As单元/GalnP单元。
[0004] 由化合物半导体制成的光伏电池的效率为硅（Si)光伏电池的效率的大约两倍那 么高。然而，由化合物半导体制成的光伏电池具有高成本的基底或者小尺寸的基底，并且因 此明显比硅光伏电池昂贵。因此，由化合物半导体制成的光伏电池被用于特殊用途，主要用 于太空。
[0005] 此外，近来，通过将由塑料制成的廉价的聚光透镜和由化合物半导体制成的小的 光伏电池单元组合而形成聚光式光伏电池。因此，与在不使用聚光透镜的情况下形成的典 型的平板光伏电池相比，昂贵的化合物半导体的使用量减少。这样的聚光式光伏电池能够 以较低的成本制造并且除了如上所述的特殊用途之外，作为用于一般用途的光伏电池也是 实用的。
[0006] 然而，光伏电池的发电成本仍然高，并且因此进一步降低成本势在必行。因此，正 进行研宄来提高能量转换效率和降低制造成本。
[0007] 作为降低成本的实例，正研宄在成本低大约一位数并且其面积可制得大的Si基 底上用化合物半导体制造光伏电池（参见例如非专利文献1)。然而，Si基底和由化合物半 导体制成的光伏电池具有不同的晶格常数，并且由于晶格驰豫而可出现位错。因此，在Si 基底和光伏电池层之间设置缓冲层用于使晶格常数驰豫（relax)(进行晶格驰豫），以便使 晶格常数的差异尽可能多地在缓冲层中驰豫，并且因此减少化合物半导体中的位错。
[0008] 此外，提出了如下方法：在Si基底和GaAs基底的每一个上形成光伏电池层，通过 直接结合方法将这些贴合在一起，和除去GaAs基底，和在Si基底上形成双结光伏电池（参 见例如非专利文献2和3)。
[0009] 此外，提出了通过涉及如下的智能切割（smartcut)方法制造光伏电池的方法： 将H+离子等注入到半导体基底内，和从所述基底从其中已经注入有离子的部分开始而剥 落薄层。在注入离子之后，经由SiOdfSi基底与Ge基底、GaAs基底、或InP基底结合在一 起。然后，通过加热工艺，将Ge基底、GaAs基底、或InP基底剥落，和在由设置在Si基底上 的Ge层、GaAs层、或InP-层构成的模板基底上形成由化合物半导体制成的光伏电池（参 见例如非专利文献4、5和6)。
[0010] 然而，通过由化合物半导体制成的光伏电池的以上制造方法，使用昂贵的GaAs基 底或InP基底，并且因此，由化合物半导体制成的光伏电池无法以低的成本制造。
[0011] 如上所述，通过常规的制造方法，由化合物半导体制成的光伏电池无法以低的成 本制造。
[0012] 非专利文献 1:Yamaguchi等，Proceedingsofthe28thIEEEPhotovoltaic SpecialistsConference(2002),pp. 860-863
[0013] 非专利文献 2:TheJapanSocietyofAppliedPhysicsAutumn proceedings, 2010, 15p-NC~4
[0014] 非专利文献 3:TheJapanSocietyofAppliedPhysicsSpring proceedings, 2012, 17p-DP3-6
[0015] 非专利文献 4:Appl.Phys.Lett. 92, 103503, (2008)
[0016] 非专利文献 5:ProceedingsoftheIEEE4thWorldConferenceon PhotovoltaicEnergyConversion(2006),pp. 776-779.
[0017] 非专利文献 6:Appl.Phys.Lett. 91, 012108, (2007)
[0018] 专利文献1:日本待审专利公布No.S61-219182
[0019] 专利文献2:日本待审专利公布No. 2006-216896
【发明内容】
[0020] 本发明是考虑到上述问题而完成的，并且本发明的至少一个实施方式的目的是提 供用于以低的成本制造由化合物半导体制成的光伏电池的光伏电池制造方法。
[0021] 本发明的方面提供光伏电池制造方法，其包括：在第一硅基底上沉积用于进行晶 格驰豫的第一缓冲层；在第一缓冲层上沉积第一光电转换单元，第一光电转换单元是用包 括pn结的化合物半导体形成的，并且第一光电转换单元具有比硅的晶格常数高的晶格常 数；将支持基底连接至第一光电转换单元以形成第一层状体；和从第一层状体除去第一缓 冲层以及第一硅基底。
【附图说明】
[0022] 图1A和1B说明根据第一实施方式的光伏电池制造方法；
[0023] 图2A和2B说明根据第一实施方式的光伏电池制造方法；
[0024] 图3说明根据第一实施方式的光伏电池制造方法；
[0025] 图4说明根据第一实施方式变型的层状体，其中通过浮脱（剥离，liftoff)方法 将Si基底和缓冲层除去；
[0026] 图5A和5B说明根据第一实施方式变型的智能切割方法；
[0027] 图6A和6B说明根据第二实施方式的光伏电池制造方法；
[0028] 图7A和7B说明根据第二实施方式的光伏电池制造方法；
[0029] 图8为根据第二实施方式变型的光伏电池的横截面图；
[0030] 图9说明根据第三实施方式的光伏电池制造方法；
[0031] 图10说明根据第三实施方式的光伏电池制造方法；
[0032] 图11A和11B说明根据第三实施方式的光伏电池制造方法；
[0033] 图12A和12B说明根据第三实施方式的光伏电池制造方法；
[0034] 图13说明根据第三实施方式的光伏电池制造方法；
[0035] 图14A和14B说明根据第四实施方式的光伏电池制造方法；
[0036] 图15A和15B说明根据第四实施方式的光伏电池制造方法；和
[0037] 图16说明根据第四实施方式的光伏电池制造方法。
【具体实施方式】
[0038] 以下参照附图描述本发明的实施方式。
[0039] 第一实施方式
[0040] 图1A到3说明根据第一实施方式的光伏电池制造方法。
[0041] 首先，如图1A中所示，在基底10上顺序地形成缓冲层11、接触层12、GalnP单元 20、隧道结层13、GaAs单元30、和接触层14。图1A中所示的层状体100是在假定太阳光从 如在图1A中所看到的底侧进入的情况下制得的。
[0042] Si基底10可例如为由未掺杂的硅单晶制成的基底。作为Si基底10,例如，可使 用具有8英寸或12英寸的尺寸的硅晶片。注意，Si基底10不限于以上，并且可使用任何 种类的基底。
[0043] 通过在Si基底10的一侧沉积两个层即娃锗（SiGe)层和锗（Ge)层而形成缓冲层 11。所述SiGe层和所述Ge层可通过例如CVD(化学气相沉积）方法形成。
[0044] 所述SiGe层包括由Si晶体与Ge晶体的晶格常数的差异导致的缺陷，并且因此所 述SiGe层变成其中晶格常数的差异得到驰豫（进行晶格驰豫）的层。所述SiGe层沉积在 Si基底10上以使在稍后形成的化合物半导体层的晶格常数与Si基底10的晶格常数之间 的差异驰豫。此外，在所述SiGe层上沉积所述Ge层，因为所述Ge层具有与稍后形成的化 合物半导体层的晶格常数接近的晶格常数。
[0045] 如上所述，晶格常数的差异在所述SiGe层中得到驰豫，并且因此，形成于所述 SiGe层上的Ge层是在几乎没有任何扭曲的情况下生长的。由于以上原因，在Si基底10的 背部（backside)形成SiGe层，和在缓冲层11的背部形成Ge层。
[0046] 注意，缓冲层11可不形成为具有SiGe层和Ge层的两层结构，而是可形成为具有 其中硅和锗的比率连续变化的结构。例如，首先，可在Si基底10的一侧形成具有高的硅比 率的SiGe层，并且可逐渐提高Ge的比率使得在背部获得Ge层，以形成缓冲层11。
[0047] 接触层12主要是为了与稍后形成的金属层17 (参见图3)的欧姆接触而沉积在缓 冲层11上的层，并且例如，使用砷化镓（GaAs)层作为接触层12。例如，可通过M0CVD(有机 金属化学气相沉积）方法在缓冲层11上形成用作接触层12的GaAs层。
[0048] 用作接触层12的GaAs层具有与位于缓冲层11的最顶层处的Ge层的晶格常数显 著接近的晶格常数。因此，可在缓冲层11上导致用作接触层12的GaAs层的晶体生长。注 意，可导致作为接触层12的具有晶格匹配Ge的组成的GalnAs层的晶体生长。
[0049]GalnP单元20为由包括镓（Ga)、铟（In)、和磷（P)作为原材料的化合物半导体制 成的光电转换单元。GalnP单元20包括n-层21和p-层22。例如，通过M0CVD方法，通过 在接触层12上顺序地沉积n-层21和p-层22而形成GalnP单元20。
[0050] 作为n-层21的掺杂剂，例如，可使用硅（Si)或硒（Se)。此外，作为p-层22的掺 杂剂，例如，可使用锌（Zn)或镁（Mg)。
[0051] 在第一实施方式中，调节Ga、In和P的组成，使得GalnP单元20的带隙变为1. 9eV。 此外，GalnP单元20具有与用作接触层12的GaAs层的晶格常数（大约5.65A)显著接近 的晶格常数。调节Ga、In、和P的组成，使得GalnP单元20可在接触层12上晶体生长。
[0052] 注意，在n-层21和接触层12之间（GalnP单元20的入射侧），可形成具有比GalnP 单元20的带隙宽的带隙的窗口层。此外，在p-层22上方（在p-层22与隧道结层13之 间），可形成具有比GalnP单元20的带隙宽的带隙的BSF(背场）层。
[0053] 隧道结层13设置在GalnP单元20与GaAs单元30之间，并且包括已经以比GalnP 单元20的n-层21以及p-层22和GaAs单元30的n-层31和p-层32的浓度高的浓度 掺杂的n-层和p-层。隧道结层13是结层，设置其使得电流（通过隧道结）在GalnP单元 20的p_层22与GaAs单元30的n-层31之间流动。
[0054] 例如，隧道结层13通过M0CVD方法，通过将AlGaAs层（p-层）和GalnP-层（n_层） 以所述次序沉积在GalnP单元20的表面上而形成。隧道结层13的p-层和n-层优选地用 具有比GalnP单元20的带隙宽的带隙的材料形成。这是为了防止已经透射通过GalnP单 元20的光在隧道结层13处被吸收。
[0055] 注意，隧道结层13具有与GaAs层的晶格常数（大约5.65A)显著接近的晶格常 数。调节Ga、In、和P的组成，使得隧道结层13可在GalnP单元20上晶体生长。
[0056]GaAs单元30是由包括镓（Ga)和砷（As)作为原材料的化合物半导体制成的光电 转换单元。GaAs单元30包括n-层31和p-层32。例如，GaAs单元30通过M0CVD方法， 通过在隧道结层13上顺序地沉积n-层31和p-层32而形成。
[0057] 作为n-层31的掺杂剂，例如，可使用硅（Si)或硒（Se)。此外，作为p-层32的掺 杂剂，例如，可使用锌（Zn)或镁（Mg)。
[0058] 注意，GaAs单元30具有大约5乂)5 A的晶格常数，并且因此GaAs单元30可在隧 道结层13上晶体生长。
[0059] 注意，在n-层31与隧道结层13之间（GaAs单元30的入射侧），可形成具有比 GaAs单元30的带隙宽的带隙的窗口层。此外，在p-层32上方（在p-层32与接触层14 之间），可形成具有比GaAs单元30的带隙宽的带隙的BSF(背场）层。
[0060] 接触层14主要是为了与稍后形成的电极（金属层15A)的欧姆接触而沉积在GaAs 单元30上的层，并且例如，使用砷化镓（GaAs)层作为接触层14。例如，可通过M0CVD方法 在GaAs单元30上形成用作接触层14的GaAs层。
[0061]注意，接触层14由GaAs层构成，并且因此晶格常数为大约5.65人，并且可在GaAs单元30上晶体生长。
[0062] 如上所述，图1A中所示的层状体100是通过将构成光入射侧的接触层12、GalnP 单元20、隧道结层13、GaAs单元30、和接触层14以所述次序顺序地沉积在Si基底10和缓 冲层11上而形成的。
[0063] 因此，具有宽的带隙的GalnP单元20(1. 9eV)与GaAs单元30(1. 4eV)相比设置得 更靠近光入射侧。这是为了在光入射侧的GalnP单元20处吸收短波长光，和在GaAs单元 30处吸收已经透射通过GalnP单元20的具有相对长的波长的光。
[0064] 接着，如图1B中所示，准备支持基底80,并且在接触层14上形成金属层15A，和在 支持基底80上形成金属层15B。金属层15A、15B为由金属例如金（Au)或银（Ag)制成的薄 膜，并且可通过气相沉积方法或者溅射方法形成。此外，支持基底80可为，例如，由塑料制 成的膜。
[0065] 注意，通过在图1A中所示的层状体100的接触层14上形成金属层15A而形成的 物体被称作层状体100A。
[0066] 接着，如图2A中所示，将层状体100A上下翻转，并且使用结合（bonding)层16将 层状体100A的金属层15A与形成于支持基底80的表面上的金属层15B结合。
[0067] 结合层16是通过例如如下而形成的：在金属层15A或金属层15B的表面上施加接 合（join)材料例如导电环氧试剂，所述导电环氧试剂例如通过在环氧树脂中包括银（Ag) 纳米粒子而形成。结合层16是通过例如如下而形成的：通过丝网印刷将接合材料施加在金 属层15A或金属层15B的表面上。
[0068] 通过经由使用如上所述的结合层16将金属层15A与金属层15B接合在一起而形 成如图2A中所示的层状体100B。在此情况下，将结合层16加热，使得金属层15A和金属层 15B通过结合层16熔合在一起。层状体100B包括层状体100A、结合层16、金属层15B、和 支持基底80。
[0069] 注意，金属层15A、结合层16、和金属层15B用作光伏电池的底部电极（背部电 极）。
[0070] 接着，通过蚀刻图2A中所示的层状体100B的Si基底10和缓冲层11而将Si基 底10从层状体100B除去。从而，形成如图2