例提供的低温多晶硅薄膜晶体管 制备方法进行更加详细的描述。
[0039] 优选实施例
[0040] 首先需要说明的是，本优选实施例是对在柔性基板上制备LTPSTFT的过程进行说 明的，请同时参考图2至图4,该过程包括以下几个步骤：
[0041] (1)在玻璃基板1上制备一层柔性基板2,在实际应用中，该柔性基板可以是PET 或PEN，之后在柔性基板上沉积一层平坦层（即buffer层）3,该平坦层可以是SiOx膜层或 SiNx膜层，也可以同时使用这两种膜层，进行堆叠沉积，其厚度在1〇〇〇A到4000A左右， 这样可以起到更好的阻挡层和平坦化作用。
[0042] (2)在buffer层 3 上利用PECVD(PlasmaEnhancedChemicalVaporDeposition， 等离子体增强化学气相沉积法）方法沉积一层a-Si，沉积温度控制在400°C以下，厚度为 300A-1000A，随后在接近400°c的温度条件下进行100分钟以上时间的去氢退火。
[0043] (3)用ELA(准分子激光退火）工艺，对沉积的a-Si进行结晶处理，ELA工艺可以 采用波长308nm的XeCl激光，激光重叠率在90%到98%之间，经过ELA工艺之后，a-Si在 激光能量作用下发生重构，成为多晶硅（P〇ly-Si)层，作为器件的有源层4。
[0044] (4)利用离子注入工艺对poly-Si层进行channeldopping(沟道掺杂），以修正 器件的阈值电压，增强器件的稳定性。需要特别说明的是，在本优选实施例中，该步骤是可 选的，即在实际工艺中，这一步完全可以省略，而不会影响产品的性能。
[0045] (5)用PECVD在已经完成的有源层4上方沉积栅绝缘层（GI) 5,该栅绝缘层5可以 是SiOx膜层或者SiNx膜层，也可以是这两者的叠加，其厚度范围可以在500A到2000厶之 间，当然，厚度可以根据具体的工艺条件选择
[0046] (6)利用磁控派射设备（sputter)沉积栅电极（Gate)，其厚度在800人到3000/4 之间，使用的材料可以是Al、Mo、Cu、W等金属，也可以是这些金属的叠加或组合。沉积完成 后，利用曝光、显影和刻蚀工艺，完成Gate电极的图形化，形成栅极金属层6。
[0047] (7)在栅极金属层6形成之后，为了防止其与源漏电极之间形成短路，需要采用 PECVD工艺沉积一个层间绝缘层（ILD)7,其厚度可以在2GGGA到6000A之间，沉积材料可 以是SiOx或SiNx，也可以是两者的叠加，这些沉积过程都在400°C以下完成。
[0048] (8)利用干刻（dryetch)工艺，在源极和漏极位置处刻蚀出用于形成源漏电极的 通孔8,通孔8和有源层4的poly-Si连通。需要注意的是，在非柔性工艺中，在执行这一 步之前，还需要经过SDdoping和高于600°C的RTA活化处理，以形成良好的欧姆接触。但 是，本优选实施例中省略了这些步骤，更加适用于柔性基板工艺。
[0049] 此处，为便于理解上述步骤，可以重点参考图2,图2是根据本发明优选实施例的 形成SD通孔后的结构示意图。
[0050] (9)利用原子层沉积（ALD)工艺，在低于300°C的低温条件下沉积一层重掺杂（掺 杂的材料为硼原子，掺杂后形成导电的硼离子）的单晶硅或者多晶硅作为源极和漏极的过 渡层（此处称为过渡层，即上述欧姆接触层）1〇,沉积厚度在l〇〇A到2000A之间。由于沉 积材料是单晶硅或者多晶硅，可以和有源层形成良好的接触，同时原子层沉积过程中原子 级的沉积精度非常高，从而可以充分修补界面缺陷最终形成良好的欧姆接触。
[0051] (10)在沉积完过渡层10之后，利用曝光、显影和刻蚀工艺，完成过渡层10的图形 化，使得采用ALD工艺沉积的重掺杂材料在通孔8中和有源层4紧密接触。
[0052] 此处，为便于理解，可以重点参考图3,图3是根据本发明优选实施例的形成欧姆 接触层后的结构示意图。
[0053] (11)过渡层10完成图形化之后，利用磁控溅射设备（sputter)沉积源漏电极，其 中，电极厚度可以在1000A到3000A之间，使用的材料可以是Al、M〇、Cu、w等金属，也可以 是这些金属的叠加或组合。之后，再进行曝光、显影、刻蚀三个步骤，将电极图案化。至此， 柔性基板上的LTPS薄膜晶体管就制造完成了。
[0054] 此处，为便于理解，可以重点参考图4,图4是根据本发明优选实施例的最终形成 LTPSTFT的结构示意图。
[0055] 本优选实施例，不需要进行源极和漏极的重掺杂，避免了离子注入工艺对器件的 污染和给有源层带来的大量缺陷，不需要进行离子注入后的高温活化，低的沉积温度和柔 性工艺完全兼容，由于原子层沉积可以很精确地保证接触界面处的完全吻合，同时可以在 低温下沉积重掺杂的单晶硅或者多晶硅，与源、漏极金属形成良好的欧姆接触。
[0056] 对应于上述低温多晶硅薄膜晶体管制备方法，本发明实施例还提供了一种低温多 晶硅薄膜晶体管（此处不再结合附图进行描述，其制备过程可以参考图2至图4)，该低温多 晶娃薄膜晶体管包括：
[0057] 衬底基板；设置在所述衬底基板上的有源层；设置在所述有源层上的欧姆接触 层，所述欧姆接触层包括多个导电离子层和多个单晶硅层/多晶硅层，其中，所述欧姆接触 层是利用原子层沉积工艺在所述有源层上形成的；设置在所述欧姆接触层上的源极和漏 极，所述源极和所述漏极通过所述欧姆接触层与所述有源层接触。
[0058] 在本发明实施例中，所述导电离子层中的离子可以包括：硼离子或磷离子；所述 导电离子层中离子的掺杂浓度的范围可以为：1〇14~1018个/cm3,在所述导电离子层中的离 子为硼离子的情况下，所述掺杂浓度阈值为1〇15个/cm3。
[0059] 在本发明实施例中，衬底基板可以为柔性基板，所述欧姆接触层是利用所述原子 层沉积工艺在温度小于300°C的情况下形成的。
[0060] 通过本发明实施例，由于ALD沉积只需要20-300°C的温度条件，大大低于柔性基 板的温度上限，精确的沉积过程使得介面接触良好，同时还可以取得更好的欧姆接触，大幅 提升柔性基板上LTPSTFT的器件特性，对运用LTPS的柔性显示技术意义重大。
[0061] 以上所述是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说， 在不脱离本发明所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视 为包含在本发明的保护范围之内。
【主权项】
1. 一种低温多晶硅薄膜晶体管的制备方法，其特征在于，包括： 在衬底基板上形成有源层； 利用原子层沉积工艺在所述有源层上形成欧姆接触层，其中，所述欧姆接触层包括多 个导电离子层和多个单晶硅层/多晶硅层； 在所述欧姆接触层上形成源极和漏极，所述源极和所述漏极通过所述欧姆接触层与所 述有源层接触。2. 根据权利要求1所述的制备方法，其特征在于，形成所述欧姆接触层的步骤包括： 在所述有源层上形成栅绝缘层、栅极以及层间绝缘层，其中，所述层间绝缘层位于所述 栅极与所述源极和所述漏极之间； 利用干刻工艺，在所述层间绝缘层、所述栅绝缘层以及所述有源层上形成通孔； 利用原子层沉积工艺，在所述通孔中交叠形成所述导电离子层和所述单晶硅层/多晶 娃层。3. 根据权利要求1所述的制备方法，其特征在于，所述欧姆接触层的厚度大于等于 100 A且小于等于2000 A。4. 根据权利要求1至3中任一项所述的制备方法，其特征在于，所述导电离子层中的离 子包括：硼离子或磷离子。5. 根据权利要求4所述的制备方法，其特征在于， 所述导电离子层中离子的掺杂浓度的范围为：1〇14~1018个/cm3,在所述导电离子层中 的离子为硼离子的情况下，所述掺杂浓度阈值为1〇15个/cm 3。6. 根据权利要求1所述的制备方法，其特征在于，衬底基板为柔性基板。7. 根据权利要求6所述的制备方法，其特征在于，利用所述原子层沉积工艺形成所述 欧姆接触层时的温度小于300°C。8. -种低温多晶硅薄膜晶体管，其特征在于，包括： 衬底基板； 设置在所述衬底基板上的有源层； 设置在所述有源层上的欧姆接触层，所述欧姆接触层包括多个导电离子层和多个单晶 硅层/多晶硅层，其中，所述欧姆接触层是利用原子层沉积工艺在所述有源层上形成的； 设置在所述欧姆接触层上的源极和漏极，所述源极和所述漏极通过所述欧姆接触层与 所述有源层接触。9. 根据权利要求8所述的低温多晶硅薄膜晶体管，其特征在于， 所述导电离子层中的离子包括：硼离子或磷离子； 所述导电离子层中离子的掺杂浓度的范围为：1〇14~1018个/cm3,在所述导电离子层中 的离子为硼离子的情况下，所述掺杂浓度阈值为1〇15个/cm 3。10. 根据权利要求8或9所述的低温多晶硅薄膜晶体管，其特征在于，衬底基板为柔性 基板，所述欧姆接触层是利用所述原子层沉积工艺在温度小于300°C的情况下形成的。
【专利摘要】本发明公开了一种低温多晶硅薄膜晶体管及其制备方法。其中，该方法包括：在衬底基板上形成有源层；利用原子层沉积工艺在所述有源层上形成欧姆接触层，其中，所述欧姆接触层包括多个导电离子层和多个单晶硅层/多晶硅层；在所述欧姆接触层上形成源极和漏极，所述源极和所述漏极通过所述欧姆接触层与所述有源层接触。通过本发明，达到了大大提高柔性基板上LTPS TFT器件的性能的效果。
【IPC分类】H01L29/786, H01L21/336, H01L29/45
【公开号】CN104979215
【申请号】CN201510350156
【发明人】敏健
【申请人】京东方科技集团股份有限公司
【公开日】2015年10月14日
【申请日】2015年6月23日