被耦合到外部第一电源穿透电极210、基准电压生成电路23和内部电源生成电路24。同样地，外部第二电源线221被耦合到外部第二电源穿透电极220、基准电压生成电路23和内部电源生成电路24。
[0040]基准电压线231被耦合到基准电压生成电路23和内部电源生成电路24。内部电源线241被耦合到内部电源生成电路24和内部电路25。
[0041]下面说明图1B示出的部件的工作情况。外部第一电源凸块112从外部输入第一电源电压。同样地，外部第二电源凸块122从外部输入第二电源电压。在这里，第一电源电压可以是已知为VDD电源电压的电压。第二电源电压可以是所谓的接地。
[0042]外部第一电源线111和外部第一电源端子113将外部第一电源电压传输到第一核心芯片20-1的外部第一电源穿透电极210。同样，外部第二电源线121和外部第二电源端子123将外部第二电源电压传输到第一核心芯片20-1的外部第二电源穿透电极220。
[0043]其中数字“i”是I和N-1之间的、包含I和N-1的任何整数，第i核心芯片20_i的外部第一电源穿透电极210将外部第一电源电压传输到第(i+Ι)核心芯片20-(i+l)的外部第一电源穿透电极210。同样地，第i核心芯片20-1的外部第二电源穿透电极220将外部第二电源电压传输到第(i+Ι)核心芯片20-(i+l)的外部第二电源穿透电极220。
[0044]在每个核心芯片20-1中，外部第一电源线211将外部第一电源电压传输到基准电压生成电路23和内部电源生成电路24。同样地，外部第二电源线221将外部第二电源电压传输到基准电压生成电路23和内部电源生成电路24。
[0045]在每个核心芯片20-1中，基准电压生成电路23由外部第一和第二电源电压生成基准电压。另外，基准电压线231将基准电压传输到内部电源生成电路24。
[0046]在每个核心芯片20-1中，内部电源生成电路24基于外部第一电源电压、外部第二电源电压和基准电压生成内部电源电压。另外，内部电源线241将内部电源电压传输到内部电路25。
[0047]在每个核心芯片20-1中，内部电路25执行可涉及信号输入和输出的预定操作。这种信号输入和输出可用于经由未示出的信号穿透电极和衬底10的信号凸块132与多层半导体器件外部的实体进行通信。
[0048]在图1A和IB示出的现有技术的多层半导体器件中，在每个核心芯片20-1中都提供了外部第一电源穿透电极210和外部第二电源穿透电极220。这种结构在需要将外部电源电压传输到每个配置的核心芯片的平面方向上减少了高电阻布线的尺寸。
[0049]现有技术中存在的问题
[0050]其中，内部电路中使用的下降电压和上升电压是由来自外面的外部电源电压生成得到的，每个半导体芯片都布置有生成适当内部电源电压的降压电路和升压电路。因此向半导体器件稳定供应的电源电压不限制于外部电源电压。向实现半导体器件功能的内部电路稳定供应内部电源电压与稳定提供外部电源电压同样重要。
[0051 ] 其中，向内部电路稳定提供的适当的内部电源电压可用于低功耗，就响应速度和补偿电容而言存在问题。
[0052]首先，就响应速度而言的典型问题如下:当内部电路的功耗波动时，可能出现内部电压的上冲或下冲。为了抑制内部电压的上冲或下冲需要增加差动比较器的响应速度，差动比较器通过确定内部电压是否在所需电平上来控制内部电压。然而，增加差动比较器的响应速度必然会使这种比较器的功耗增加，这会导致作为整体的半导体器件的功耗增加。
[0053]接下来，就补偿电容而言的典型问题如下:当在半导体器件中提供补偿电容时，可以降低每单位时间内部电压的波动。结果，能够抑制由于内部电压从所需电压电平上冲或下冲产生的背离。然而，增加过多的抑制内部电压波动的补偿电容将相应地增加半导体器件的芯片面积，这会导致成本增加。
[0054]第一实施例
[0055]图2A是示出作为本发明的第一实施例的多层半导体器件的典型结构的透视图。图2B是示出作为第一实施例的多层半导体器件的结构的图2A中沿线B-B截取的截面图。
[0056]现在将说明图2A和2B示出的多层半导体器件的典型结构。图2A示出的多层半导体器件具有衬底30、第一核心芯片40-1、第二核心芯片40-2，…，和第N核心芯片40-N。在这里，与上述的现有技术一样，数字N是等于多层核心芯片的总数的预定整数。在随后的描述中，以与上述现有技术相同的方式，使用落在I至N范围内的整数“i”。虽然所有核心芯片40-1应优选具有相同的结构，但是允许某些或所有核心芯片具有部分不同的结构。
[0057]衬底30在其底侧上具有外部第一电源凸块312、外部第二电源凸块322和多个信号凸块332。衬底30在其上表面上还具有外部第一电源端子313、外部第二电源端子323和未示出的多个信号端子。而且，衬底30具有外部第一电源线311、外部第二电源线321和未示出的多个信号线。可选择地，衬底30可以是具有安装在平坦表面上的多个核心芯片的内插器。
[0058]每个核心芯片40-1具有外部第一电源穿透电极410、外部第二电源穿透电极420、内部电源穿透电极440、基准电压生成电路43、内部电源生成电路44、内部电路45、外部第一电源线411、外部第二电源线421、基准电压线431和内部电源线441。
[0059]在每个核心芯片40-1中，外部第一电源穿透电极410具有布置在核心芯片40-1底侧上的外部第一电源凸块412和布置在核心芯片40-1上表面上的外部第一电源端子413。同样地，外部第二电源穿透电极420具有布置在核心芯片40-1底侧上的外部第二电源凸块422和布置在核心芯片40-1上表面上的外部第二电源端子423。内部电源穿透电极440具有布置在核心芯片40-1底侧上的内部电源凸块442和布置在核心芯片40_i上表面上的内部电源端子443。
[0060]换句话说，图2A和2B示出的第一实施例的多层半导体器件在下面几点中不同于图1A和IB中的现有技术的多层半导体器件:
[0061]首先，图2A和2B示出的多层半导体器件具有在每个核心芯片中提供的内部电源穿透电极440。
[0062]接下来，内部电源线441也被耦合到内部电源穿透电极440。
[0063]而且，相邻核心芯片之间的内部电源穿透电极440向下方向中的耦合的关系可以使用涉及在2和N之间的、包含2和N的数字“i”的表述来概括:第i核心芯片40-1的内部电源穿透电极440经由内部电源凸块442被耦合到第(1-Ι)核心芯片40-(1-l)的内部电源穿透电极440。
[0064]另外，相邻核心芯片之间的内部电源穿透电极440的向上方向中的耦合的关系可以使用涉及在I和N-1之间的、包含I和N-1的数字“i”的表述来概括:第i核心芯片40-1的内部电源穿透电极440经由内部电源端子443被耦合到第(i+Ι)核心芯片40-(i+l)的内部电源穿透电极440。
[0065]因此，重要的是每个核心芯片40-1的内部电源凸块442和内部电源端子443位置对应地穿过层叠的多层核心芯片40-1。这同样适用于外部第一电源凸块412和外部第一电源端子413之间，以及外部第二电源凸块422和外部第二电源端子423之间的位置关系。
[0066]虽然图2A和2B示出了其中每个核心芯片40-1具有一个内部电源生成电路44和一个内部电源穿透电极440的配置实例，但是配置的部件的数量仅是本实施例的实例而不是限制性的。可选择地，每个核心芯片40-1都可以具有多个内部电源生成电路44和多个内部电源穿透电极440。作为另一种选择，在每个配置的核心芯片40-1中，内部电源生成电路44的数量可以不同于内部电源穿透电极440的数量。
[0067]同时，在图2A和2B示出的第一实施例的多层半导体器件中包括的其它部件与图1A和IB中说明的现有技术的部件具有如下所述的对应关系。对应部件具有相同的结构、相同的连接关系和相同的功能。
[0068]首先，第一实施例的衬底30对应于现有技术的衬底10。第一实施例的外部第一电源凸块312、外部第一电源线311和外部第一电源端子313分别对应于现有技术的外部第一电源凸块112、外部第一电源线111和外部第一电源端子113。第一实施例的外部第二电源凸块322、外部第二电源线321和外部第二电源端子323分别对应于现有技术的外部第二电源凸块122、外部第二电源线121和外部第二电源端子123。
[0069]接下来，除内部电源