用于降低的电容性串音的具有金属半导体接触件的微机械超声转换器设备的制造方法
【技术领域】
[0001]本发明的实施方式一般涉及微机械超声转换器(MUT)阵列，且更具体地关于在阵列的转换器元件之间降低电容性串音。
【背景技术】
[0002]超声转换器设备一般包括能够响应于时变驱动电压而振动以在与转换器元件的露出的外表面接触的传播介质(例如，空气、水或体组织)中生成高频压力波的膜。该高频压力波能够传播到其他介质中。该同一个压电膜还能够从该传播介质接收反射压力波并将接收到的压力波转换成电信号。该电信号能够连同该驱动电压信号被处理以得到关于该传播介质中密度或弹性模量的变化的信息。
[0003]能够使用各种微机械技术(例如，材料处置、平板图案、光刻形成特征等)有利地制造超声转换器设备，低价且尺寸容忍度非常高。这样，转换器元件的大阵列被使用，该阵列中的个体转换器元件经由波束成形算法来驱动。这种阵列设备被认为是微机械超声转换器(MUT)阵列且可以使用例如电容性转换器(cMUT)或压电转换器(pMUT)。
[0004]转换器元件之间的串音能够导致MUT阵列的性能明显下降，由此应当最小化。串音的一个来源是电容性耦合。这种电容性耦合可以发生在该阵列内独立的转换器信道的信号线之间。因此减少这种电容性耦合的MUT阵列架构和结构是有利的。
【附图说明】
[0005]在附图的图中通过示例而非限制的方式示出本发明的实施方式，在附图中:
[0006]图1A示出了可以用于形成pMUT阵列的两个相邻pMUT元件的剖视图；
[0007]图1B示出了在使用图1A示出的架构的pMUT阵列中存在的组件的电气模型；
[0008]图2A示出了根据本发明的实施方式可以用于形成降低转换器元件之间的电容性串音的阵列的两个相邻PMUT元件的剖视图；
[0009]图2B示出了根据本发明的实施方式使用图2A中示出的架构的pMUT阵列中存在的组件的电气模型；
[0010]图2C示出了根据本发明的硅化物接触件实施方式可以用于形成降低转换器元件之间的电容性串音的阵列的两个相邻PMUT元件的剖视图；
[0011]图3A、3B、3C、3D、3E和3F示出了根据本发明的实施方式降低元件之间的电容性串音的MUT阵列的平面图；
[0012]图4A是根据本发明的实施方式用于制造降低转换器元件之间电容性串音的MUT阵列的方法的流程图；
[0013]图4B是根据本发明的实施方式用于制造降低pMUT中转换器元件之间的电容性串音的pMUT阵列的方法的流程图；
[0014]图4C是根据本发明的另外实施方式用于制造降低pMUT中转换器元件之间的电容性串音的pMUT阵列的方法的流程图；
[0015]图5是根据本发明的实施方式的使用具有降低的电容性串音的pMUT阵列的超声转换器设备的功能框图。
【具体实施方式】
[0016]在下面的描述中，提出了许多细节，但是本领域技术人员可以理解本发明可以在没有这些具体细节的情况下被实施。在一些示例中，公知方法和设备以框图形式示出，而不是示出其细节，以避免使本发明主次不清。本说明书中“实施方式”的引用意思是结合实施方式描述的特定特征、结构、功能或特性被包括在本发明的至少一个实施方式中。因此，本说明书不同地方出现的短语“在实施方式中”或“在一个实施方式中”不必指本发明的同一个实施方式。此外，该特定特征、结构、功能或特性可以以任何方式结合在一个或多个实施方式中。例如，第一实施方式可以与第二实施方式结合，只要这两个实施方式没有具体注明是相互排斥的。
[0017]术语“耦合”在这里用于描述组件之间的功能或结构关系。“耦合”可以用于表明两个或更多个元件彼此直接或间接(它们之间具有其他中间元件或通过介质)机械、声、光或电接触，和/或两个或更多个元件彼此合作或交互(例如，因果关系)。
[0018]这里使用的术语“在…上”、“在…下”、“之间”以及“在上面”指一个组件或材料层相关于其他组件或层的相对位置，其中这种物理关系对于在装配环境中或在微机械叠层的材料层环境中的机械组件是值得关注的。在另一层(组件)上或之下设置的一个层(组件)可以直接与其它层(组件)接触或可以有一个或多个中间层(组件)。此外，设置在两个层(组件)之间的一个层(组件)可以直接与这两个层(组件)接触或可以具有一个或多个中间层(组件)。相比，在第二层(组件)“上”的第一层(组件)与第二层(组件)直接接触。
[0019]这里描述的实施方式通过引入金属半导体接触件并将该接触件互连到转换器元件共同的参考电势面(例如接地面)来抑制MUT阵列中转换器元件之间的电容性串音。使用将衬底的半导体设备层通过足够低电阻的路径联系到参考电势面的金属半导体接触件，经由衬底半导体的信号线之间的电容耦合能被抑制，明显降低转换器元件串音。
[0020]图1A示出了可以用于形成pMUT阵列101的两个相邻压电pMUT元件I1A和IlOB的剖视图。pMUT元件IlOA和IlOB每一个表示转换器阵列的两个分开信道(即，彼此独立电可寻址)中的一个转换器元件。在该示例中，该分开的信道对应于阵列的行，但是信道可以采用阵列内的可替换形式(例如，转换器的同心环等)。虽然示出的实施方式使用压电转换器元件，使用其他转换器元件的实施方式，例如但不限于电容元件，也是可能的，但是为了简明这里省略详细描述。
[0021]如图1A中所示，pMUT元件I1A和11OB被设置在衬底区域上。通常，衬底可以是本领域中任意已知的能够进行微电子/微机械工艺，例如但不限于半导体晶圆。在图1A中示出的示意性实施方式中，该衬底是绝缘层上半导体(SOI)衬底，包括设置在绝缘层150 (例如二氧化硅)上的半导体衬底层160 (例如，晶体硅、硅锗、或锗)，以及握柄衬底103 (例如，大体积晶体半导体，例如二氧化硅)。
[0022]在该半导体衬底层160中形成的跨越空隙(spanning void) 141A和141B分别是离散的压电膜170A和170B。在示意性实施方式中，压电膜170A和170B是锆钛酸铅(PZT)，但是本领域已知的能够用于常规微机械处理的任意压电材料也可以被使用，例如但不限于聚偏氟乙烯(PVDF)聚合物颗粒、BaTi03、单晶PMN-PT以及氮化铝(AlN)。与压电膜170A和170B的底面直接接触设置的分别是底电极113A、113B。该底电极113A、113B是导电材料的薄膜层(例如，通过PVD、ALD、CVD等沉积)，其与压电膜材料例如但不限于Au、Pt、N1、Ir、Sn 等、其合金(例如 AuSn> IrTiW、AuTiW、AuNi 等)、其氧化物(例如，IrO2> N12' PtO2'铟锡氧化物(ITO)等)，或两个或更多个这样的材料的复合叠层兼容(例如，热稳定，具有良好粘结、低应力)。互连器112A、112B分别电连接到底电极113A、113B。该互连器112A、112B是能够提供低电阻并适用于形成图案的任意常规合成物的导电材料的薄膜层(例如通过PVD、ALD、CVD等沉积)，例如但不限于Au、Al、W、或Cu。
[0023]如图1A中进一步示出，底电极113A、113B被设置在薄膜电介质层122上，例如二氧化硅，其能够用作支撑，在制造期间的光刻阻止、电绝缘和/或扩散阻挡层。第二薄膜电介质层(例如二氧化硅)124还被设置在压电膜170A、170B的部分上并设置在该膜