扁平无引脚封装及其制造方法
【技术领域】
[0001]本发明有关于一种扁平无引脚封装及其制造方法，特别是有关于一种可以增加接点的扁平无引脚封装及其制造方法。
【背景技术】
[0002]扁平无引脚封装(Dual/Quad Flat No-Lead，DFN/QFN)，由于具有成本低，可以应用于印刷电路板的表面焊接技术(Surface Mount Technology, SMT),而且厚度较薄,所以被广泛应用于许多半导体芯片的封装中。然而，由于扁平无引脚封装的连接垫(contacts)皆配置于封装外围的四周，而受限于表面焊接技术的能力，连接垫的间距有一定的限制，因此在特定封装面积下，连接垫的数量并无法有效增加。换言之，连接垫愈多时封装面积则须越大，所以限制了扁平无引脚封装在高弓I脚数封装的应用。
[0003]然而随着轻薄短小的产品需求，能够于有限的空间中达到最大的效能，一直是半导体封装研发的目标，因此如何能在不影响封装面积/体积的条件下，提高封装的连接垫数量，已成为本领域的重要课题。
【发明内容】
[0004]本发明的观点之一，为提供一种扁平无引脚封装，可以在不增加封装面积下，增加连接垫的数量。
[0005]本发明的另一观点，为提供一种扁平无引脚封装的制造方法，可以在不改变工艺，不增加工艺步骤下，提高连接垫的数量。
[0006]根据本发明的一实施例，提供一种扁平无引脚封装，包括:一封装材料，具有一封装下表面。一芯片座，配置于封装材料中，并邻近封装下表面，其中芯片座的周缘具有多个芯片座延伸部，芯片座延伸部远离芯片座的一端的下表面暴露于封装下表面。一芯片，配置于封装材料中，且固定于芯片座上。多个第一连接垫，配置于封装材料中并位于封装材料的周边，第一连接垫与芯片电性连接，第一连接垫的下表面暴露于封装下表面。多个第二连接垫，配置于封装材料中，并位于芯片座与第一连接垫之间，第二连接垫与芯片电性连接，其中每一第二连接垫具有一第二连接垫延伸部分别对应芯片座延伸部的其中之一，第二连接垫与第二连接垫延伸部的下表面暴露于封装下表面。
[0007]在本发明的某些实施例中，芯片座延伸部及第二连接垫延伸部相对于封装下表面的厚度小于芯片座与第二连接垫相对于封装下表面的厚度。第一连接垫中至少其中之一具有一第一连接垫延伸部，朝向芯片座延伸，并且远离封装下表面弯折，且第一连接垫经由第一连接垫延伸部与芯片电性连接。
[0008]在本发明的某些实施例中，芯片座与第二连接垫之间更包括至少一沟槽，沟槽暴露出芯片座延伸部远离芯片座的一端以及第二连接垫延伸部靠近芯片座的一端。沟槽选自于由切割、蚀刻、冲压及其组合所组成的族群中的一种方法形成，且更包括一绝缘材料填充于沟槽中。
[0009]在本发明的某些实施例中，每一第二连接垫的周缘，至少一部份相对于封装下表面的厚度小于第二连接垫相对于封装下表面的厚度。
[0010]在本发明的某些实施例中，多个第三连接垫配置于封装材料中，并位于芯片座与第二连接垫之间，第三连接垫与芯片电性连接，其中每一第三连接垫具有至少二第三连接垫延伸部，第三连接垫延伸部分别对应芯片座延伸部的其中之一与第二连接垫延伸部的其中之一，第三连接垫及第三连接垫延伸部的下表面暴露于封装下表面。第三连接垫延伸部相对于封装下表面的厚度小于第三连接垫相对于封装下表面的厚度。
[0011 ] 在本发明的某些实施例中，至少二相邻且分别以第二连接垫延伸部对应芯片座延伸部的其中之一的第二连接垫与芯片座的距离不相同。其中任二相邻且分别以第二连接垫延伸部对应芯片座延伸部的其中之一的第二连接垫彼此交错排列。
[0012]在本发明的某些实施例中，至少一第四连接垫配置于封装材料中，至少一第四连接垫位于芯片座与第一连接垫之间并与芯片电性连接，其中至少一第四连接垫具有一第四连接垫延伸部对应第二连接垫的其中之一，至少一第四连接垫及第四连接垫延伸部的下表面暴露于封装下表面。
[0013]根据本发明的另一实施例，提供一种扁平无引脚封装的制造方法，包括:提供一导线架，包括一芯片座、多个第一连接垫以及多个第二连接垫，第一连接垫配置于芯片座的周边，第二连接垫配置于芯片座与第一连接垫之间，其中每一第二连接垫分别以一第一连接部连接芯片座的侧边。设置一芯片于芯片座上，芯片分别电性连接至第一连接垫与第二连接垫。形成一封装材料，覆盖导线架与芯片，其中封装材料暴露出第一连接垫与第二连接垫的下表面。局部移除第一连接部，使第二连接垫与芯片座彼此分离，且芯片座具有多个芯片座延伸部，每一第二连接垫具有一第二连接垫延伸部分别对应芯片座延伸部的其中之一，封装材料暴露出第二连接垫延伸部的下表面。
[0014]在本发明的某些实施例中，第二连接垫延伸部、芯片座延伸部与第二连接垫具有共同的下表面，且第二连接垫延伸部与芯片座延伸部的厚度小于第二连接垫的厚度。
[0015]在本发明的某些实施例中，第一连接垫中至少其中之一具有一第一连接垫延伸部，朝向芯片座延伸，并且远离封装材料的下表面弯折，且第一连接垫经由第一连接垫延伸部与芯片电性连接。
[0016]在本发明的某些实施例中，局部移除第一连接部的步骤选自于由切割、蚀刻、冲压及其组合所组成的族群中的一种方法。
[0017]在本发明的某些实施例中，导线架更包括多个第三连接垫，位于芯片座与第二连接垫之间，其中每一第三连接垫分别以第一连接部的其中之一连接第二连接垫的其中之一与芯片座的侧边。于局部移除第一连接部的步骤后，第三连接垫与第二连接垫及芯片座彼此分离，使得每一第三连接垫具有至少二第三连接垫延伸部分别对应芯片座延伸部的其中之一及第二连接垫延伸部的其中之一。第三连接垫与芯片电性连接，且封装材料暴露出第三连接垫及第三连接垫延伸部的下表面。
[0018]在本发明的某些实施例中，第三连接垫延伸部相对于封装下表面的厚度小于第三连接垫相对于封装下表面的厚度。
[0019]在本发明的某些实施例中，至少二相邻且分别以第一连接部连接芯片座的侧边的第二连接垫与芯片座的距离不相同。任二相邻且分别以第一连接部连接芯片座的侧边的第二连接垫彼此交错排列。
[0020]在本发明的某些实施例中，局部移除第一连接部的步骤，同时移除部分封装材料，且移除的深度不大于第二连接垫的厚度。
[0021]在本发明的某些实施例中，导线架更包括至少一第四连接垫，位于芯片座与第一连接垫之间，其中至少一第四连接垫以一第二连接部连接第二连接垫的其中之一，局部移除第一连接部的步骤的同时也局部移除第二连接部，使至少一第四连接垫与第二连接垫的其中之一彼此分离，且至少一第四连接垫具有一第四连接垫延伸部对应第二连接垫的其中之一，至少一第四连接垫与芯片电性连接，且封装材料暴露出至少一第四连接垫及第四连接垫延伸部的下表面。
[0022]藉由本发明的扁平无引脚封装，可以在不增加封装面积下，增加连接垫的数量，配置在周缘连接垫与芯片座之间。且藉由本发明的扁平无引脚封装的制造方法，可以在不改变工艺，不增加工艺步骤下，提高连接垫的数量。
【附图说明】
[0023]图1绘示根据本发明的一实施例，一种扁平无引脚封装的剖面示意图。
[0024]图1A绘示根据本发明的一实施例，一种扁平无引脚封装的仰视示意图，其中图1为图1A中1-1线段的剖视图。
[0025]图2至图6绘示根据本发明的另一实施例，一种扁平无引脚封装制造方法中，各步骤的剖面示意图。
[0026]图2A绘示根据本发明的另一实施例，一种扁平无引脚封装制造方法中对应图2的俯视不意图。
[0027]关于本发明的优点，精神与特征，将以实施例并参照所附附图，进行详细说明与讨论。值得注意的是，为了让本发明能更容易理解，后附的附图仅为示意图，相关尺寸并非以实际比例绘示。
[0028]【符号说明】
[0029]100:扁平无引脚封装118:沟槽
[0030]102:封装材料12