在半导体基板上制造多晶体半导体电阻的系统和方法
【专利说明】在半导体基板上制造多晶体半导体电阻的系统和方法
[0001]相关申请
[0002]本申请要求2014年4月16日提交的美国临时专利申请序列号N0.61/980，271的优先权，其通过参考整体并入本文。
[0003]本申请要求2014年6月5日提交的美国非临时专利申请序列号N0.14/297，008的优先权，其通过参考整体并入本文。
技术领域
[0004]本发明总体上涉及半导体制造，并且更具体地，涉及在半导体基板上制造多晶体半导体电阻。
【背景技术】
[0005]半导体设备制造是用来产生存在于许多电气和电子设备中的集成电路的过程。它是光刻、机械、和化学处理步骤的多步骤序列，在此期间电子电路逐级产生在由半导体材料制成的晶圆上。例如，在半导体设备制造期间，多个离散电路部件，包括晶体管、电阻、电容器、电感器以及二极管可以形成在单个半导体模组上。
[0006]在许多应用中，半导体设备制造可以采用浅槽隔离(STI)。STI是可以阻止在相邻半导体部件之间，特别对于相对精细的特征尺寸(例如，小于250nm)，电流泄漏的集成电路特征。STI通常在形成晶体管和其他电路部件之前，在半导体设备制造过程期间较早地产生。STI的形成通常包括在半导体基板中蚀刻槽图案，沉积一种或多种绝缘材料(例如半导体氧化物)来填充该槽，以及利用例如化学机械平坦化(CMP)的技术去除过多的绝缘体。
[0007]使用于CMP的制造工具，例如CMP抛光垫，通常具有一些弹性。因而，如果STI区域具有较大的尺寸，那么存在于STI槽中的绝缘材料可能会在它的中心附近被过多地去除。结果，这部分绝缘材料会具有当它降低到如果抛光是理想化平坦时，它具有的高度以下的高度，不利的现象称为“凹陷型”。以这样的方式产生的高度下降会使准备在后续光刻定义的图案变形，因为聚焦的深度可能不足。
[0008]为了防止凹陷型发生，半导体制造处理可以包括STI区域中的哑元扩散层的形成。哑元扩散层可以包括制造半导体基板的相同半导体材料的未蚀刻或沉积半导体材料，但没有为其形成晶体管源电极或漏电极。在设计用于半导体制造过程的掩模的排版期间，可以应用严格的设计规则来确保STI区域包括期望的扩散密度水平，以便于避免上述的电流泄漏和STI凹陷型问题。
[0009]集成电路可以包括各种尺寸的电阻。在集成电路中较大尺寸的电阻可能需要更多的空间。电阻通常利用多晶体半导体材料(例如多晶硅)的图案形成在集成电路内。这种电阻有时候称为“多晶硅电阻”。为了在制造这种电阻时满足扩散密度设计规则，哑元扩散层通常必须被添加在电阻的脚印内。如图1A和图1B所示，为了满足这种设计规则，多晶硅电阻可以利用形成在STI场氧化层104上的多个平行多晶(Poly)体半导体电阻臂102制造在半导体基板100上，其中哑元扩散(Diffus1n) 106在电阻臂102之间，并且金属化物108 (Ml)垂直于电阻臂102将电阻臂102互相连接。这种方法的缺点是哑元扩散层106显著增加了模组排版的面积。另一个缺点是模型精度会打折，如果电阻臂102不显著地远离相邻扩散层106以确保电阻臂102形成在STI 104的平坦部分上。
【发明内容】
[0010]根据本发明的教导，可以减少或消除与在半导体基板上制造多晶体半导体电阻相关的某些缺点和问题。
[0011]根据本发明的实施例，一种制造用于集成电路的多晶体半导体电阻的方法可以包括在半导体基板上形成至少一个浅槽隔离场氧化物区域。该方法可以还包括在半导体基板上形成邻近该至少一个浅槽隔离场氧化物区域的至少一个哑元扩散层区域。该方法可以还包括形成包括利用多晶体半导体材料形成的至少一个电阻臂的多晶体半导体电阻，其中该至少一个电阻臂形成在该至少一个浅槽隔离场氧化物区域和该至少一个哑元扩散层区域每个上。
[0012]根据本发明的这些和其他实施例，集成电路可以包括至少一个浅槽隔离场氧化物区域、至少一个哑元扩散层区域、以及多晶体半导体电阻。该至少一个浅槽隔离场氧化物区域可以形成在半导体基板上。该至少一个哑元扩散层区域邻近该至少一个浅槽隔离场氧化物区域形成在半导体基板上。该多晶体半导体电阻可以包括利用多晶体半导体材料形成的至少一个电阻臂，其中该至少一个电阻臂形成在该至少一个浅槽隔离场氧化物区域和该至少一个哑元扩散层区域每个上。
[0013]根据本发明的这些和其他实施例，一种多晶体电阻可以包括利用多晶体半导体材料形成的至少一个电阻臂。该至少一个电阻臂可以形成在形成于半导体基板上的至少一个浅槽隔离场氧化物区域上。该至少一个电阻臂可以形成在邻近至少一个浅槽隔离场氧化物区域形成于半导体基板上的至少一个哑元扩散层区域上。
[0014]根据附图、说明书和本文中包括的权利要求，本发明的技术优点对于本领域的技术人员来说是显而易见的。这些实施例的目的和优点将至少特别由在权利要求中指出的元件、特征以及组合来实现和获得。
[0015]可以理解前面的总体描述和下面的详细说明都是解释性示例并且不是对在本发明中提出的权利要求的限制。
【附图说明】
[0016]通过参考下面关联附图的描述可以获得对本实施例及其优点的更完整理解，其中相同参考标记表示相同特征，并且其中:
[0017]图1A和图1B分别表示如本领域已知的、在其上制造有多晶体半导体电阻的一部分半导体基板的正视图和平面图；
[0018]图2表示根据本发明实施例、在其上制造有一个多晶体半导体电阻单元的一部分半导体基板的平面图；
[0019]图3表示根据本发明实施例、在其上制造有多个多晶体半导体电阻单元的一部分半导体基板的平面图；
[0020]图4表示根据本发明实施例、在其上制造有另一个多晶体半导体电阻单元的一部分半导体基板的平面图。
【具体实施方式】
[0021]图2表示根据本发明实施例、在其上制造有一个多晶体半导体电阻单元200的一部分半导体基板的平面图。半导体电阻单元200可以形成在任何合适的半导体基板上，包括但不限于硅、碳化硅、锗、磷化镓、氮化镓、砷化镓、磷化铟、氮化铟、砷化铟等。如图2所示，多晶体半导体电阻单元200可以包括一个或多个电阻串201。每个电阻串201可以利用多个平行多晶体半导体电阻臂202形成，其中金属化物208垂直于电阻臂202将电阻臂202互相连接。每个电阻臂202可以利用合适的多晶体半导体材料(例如对于硅基板，多晶硅)形成。金属化物208可以由任何合适的导电材料形成，包括但不限于金、银、铜、或铝。在一些实施例中，取代金属化物208，附加多晶体半导体电阻臂202可以形成为垂直于电阻臂202以便将电阻臂202互相连接。每个电阻串201可以包括至少一个形成在STI场氧化物204上的电阻臂202和一个形成在哑元扩散层206上的电阻臂202。STI场氧化物204可以包括任何合适的绝缘材料(例如半导体氧化物，例如二氧化硅)。哑元扩散层206可以包括构成半导体基板的相同半导体材料的未蚀刻或沉积半导体材料，多晶体半导体电阻单元200制造在半导体基板上，但是没有为其形成晶体管源电极和漏电极。为了精确控制电阻臂202的电阻值，绝缘层210 (例如半导体氧化物，例如二氧化硅)可以形成在电阻臂202 上。
[0022]为了减少多晶体半导体电阻单元200的布图面积，电阻臂202可以以如由用于相关处理技术的设计规则限定的最小节距间隔开。并且，与在上述【背景技术】章节中描述的现有技术相比，通过将多个多级电阻臂202放置在每个哑元扩散层206和每个STI场氧化物204的区域上，多晶体半导体电阻单元200可以制造为更大地确保电阻臂202形成在如由扩散密度规则要求的平坦表面上，并且与此同时实现电阻臂202的最小间距。在每个多晶体半导体电阻单元200中，哑元扩散层206与STI场氧化物204的区域的比例可以为，满足用于特定处理技术的扩散密度要求。
[0023]如图2所示，多晶体半导体电阻单元200可以包括哑元扩散层206与STI场氧化物204的“棋盘格”图案。为了在多晶体半导体电阻单元200内形成这种图案，多个电阻串201的每个可以穿过哑元扩散层206的区域和STI场氧化物204的区域，以便对于第一电阻串201和相邻第二电阻串201，与第一电阻串201相关的哑元扩散层206的区域相邻于与第二电阻串201相关的STI场氧化物204的区域，并且与第二电阻串201相关的哑元扩散层206的区域相邻于与第一电阻串201相关的STI场氧化物204的区域。
[0024]多晶体半导体电阻单元200的另一个优点在于它是可扩展的。例如，图3描述了具有端子310的多晶硅电阻302，其中多晶硅电阻302由六个多晶体半导体电阻单元200 (例如，多晶体半导体电阻单元200a、200b、200c、200d、200e、200f)形成。为了形成多晶硅电阻302，多晶体半导体电阻单元200可以互相邻近布置以便一个多晶体半导体电阻单元200的电阻串201 (例如电阻串201a-2011)可以电连接到相邻多晶体半导体电阻单元200的电阻串201。例如，多晶体半导体电