存储器装置和半导体装置的制造方法
【技术领域】
[0001] 本发明涉及非易失性半导体存储器装置。特别地，本发明涉及存储数据的存储器 单元的结构及其驱动方法。
【背景技术】
[0002] 半导体存储器装置（在下文中，简单地称为存储器装置）的示例包括DRAM和 SRAM，其被归类为易失性存储器；掩蔽型ROM、EPROM、EEPR0M、闪速存储器和铁电存储器，其 被归类为非易失性存储器；等等。包括单晶半导体衬底的这些存储器中的大部分已经投入 实际使用。在上文的半导体存储器之中，闪速存储器被广泛销售，其主要用于例如USB存储 器和存储器卡等移动存储介质。其原因是闪速存储器耐物理冲击，并且可以方便地使用，因 为它们是可以重复写入和删除数据并且可以在不供应电力的情况下存储数据的非易失性 存储器。
[0003] 作为闪速存储器的类型，存在NAND闪速存储器（其中多个存储器单元串联连接） 和NOR闪速存储器（其中多个存储器单元采用矩阵设置）。这些闪速存储器中的任何存 储器具有在每个存储器单元中起存储器元件的作用的晶体管。此外，起存储器元件作用的 该晶体管具有在栅电极和充当有源层的半导体膜之间用于积累电荷的电极，称其为浮动栅 极。该浮动栅极中电荷的积累实现数据的存储。
[0004] 专利文献1和2描述包括在玻璃衬底之上形成的浮动栅极的薄膜晶体管。
[0005][参考文献]
[专利文献]
[专利文献1]日本专利申请公开第H6-021478号 [专利文献2]日本专利申请公开第2005-322899号。
【发明内容】
[0006] 注意，一般来说，在数据写入中施加于非易失性存储器的存储器元件的电压的绝 对值近似是20V，其趋向高于施加于易失性存储器的存储器元件的电压的绝对值。在可以重 复重写数据的闪速存储器的情况下，在数据擦除以及数据写入中高电压需要施加于用作存 储器元件的晶体管。因此，当闪速存储器操作时（例如在数据写入和数据擦除中）功耗变 高，这是包括闪速存储器作为存储器装置的电子装置消耗高功率的一个因素。特别地，当闪 速存储器用于例如照相机和移动电话等便携式电子装置时，高功耗引起短的连续使用时间 的劣势。
[0007] 另外，尽管闪速存储器是非易失性存储器，但是数据由于电荷的轻微泄露而丢失。 因此，迄今为止数据存储期近似是五年到十年，并且希望实现能够确保更长存储期的闪速 存储器。
[0008] 此外，尽管闪速存储器可以重复写入和擦除数据，但是当电荷在浮动栅极中积累 时，栅极绝缘膜容易由隧道电流而变差。因此，在一个存储器元件中数据重写的次数近似是 至多一万至十万次，并且希望实现可以重写一万至十万或更多次的闪速存储器。
[0009] 鉴于上文的问题，本发明的目的是提供可以抑制其功耗的存储器装置和使用该存 储器装置的半导体装置。此外，本发明的目的是提供可以更长期存储数据的存储器装置和 使用该存储器装置的半导体装置。此外，本发明的目的是提供可以多次重写数据的存储器 装置和使用该存储器装置的半导体装置。
[0010] 在本发明的实施例中，非易失性存储器装置使用晶体管形成，该晶体管充当存储 器元件并且除平常的栅电极外还包括用于控制阈值电压的第二栅电极。另外，在上文的存 储器装置中，为了写入数据，电荷没有用高电压注入由绝缘膜环绕的浮动栅极；相反，用于 控制用作存储器元件的该晶体管的阈值电压的该第二栅电极的电势用具有极低截止状态 电流的晶体管控制。也就是说，根据本发明的一个实施例的存储器装置至少包括晶体管 (其阈值电压由该第二栅电极控制）、用于保持该第二栅电极的电势的电容器、以及用作用 于控制该电容器的充电和放电的开关元件的晶体管。
[0011]用作存储器元件的晶体管的阈值电压的偏移量由第二栅电极的电势的高度来控 制，更具体地，由源电极和第二栅电极之间的电势差来控制。另外，阈值电压的高度差或由 阈值电压的高度差引起的源电极和漏电极之间的电阻差导致存储在存储器元件中的数据 的差别。
[0012] 用作存储器元件的晶体管可以是任何东西只要它是绝缘栅型场效应晶体管即可。 具体地，晶体管包括第一栅电极、第二栅电极、位于第一栅电极和第二栅电极之间的半导体 膜、位于第一栅电极和半导体膜之间的第一绝缘膜、位于第二栅电极和半导体膜之间的第 二绝缘膜，以及与半导体膜接触的源电极和漏电极。
[0013] 此外，用作开关元件的晶体管具有沟道形成区域，其包括带隙比硅宽并且本征载 流子密度比硅低的半导体材料。利用包括具有上文的特性的半导体材料的沟道形成区域， 可以实现具有极低截止状态电流的晶体管。作为这样的半导体材料，例如可以给出氧化物 半导体、碳化硅、氮化镓，或具有近似为硅的三倍的带隙宽度的类似物。
[0014] 注意氧化物半导体是示出半导体特性的金属氧化物，这些特性包括是微晶硅或多 晶硅的特性的高迀移率和是非晶硅的特性的均匀的元件特性两者。另外，通过减少杂质 (其可以是电子施主（施主），例如水分或氢等）而高度纯化的氧化物半导体（纯化OS)是 i型（本征半导体）或大致上i型。包括上文的氧化物半导体的晶体管具有极低的截止状 态电流的性质。具体地，在去除包括于氧化物半导体中的例如水分或氢等杂质后，通过二 次离子质谱法（sms)测量的氧化物半导体中的氢浓度的值是5X IO1Vcm3或更小，优选为 5 X IOisVcm3或更小，更优选为5 X 10 1Vcm3或更小，并且进一步优选为5 X 10 1Vcm3或更小。 另外，可以通过霍尔效应测量而测量的氧化物半导体膜的载流子密度小于I X IO1Vcm 3，优 选为小于IX l〇12/cm 3,更优选为小于IX 10n/cm 3，其是最小测量极限或更小。即，氧化物半 导体膜中的载流子密度极接近零。此外，氧化物半导体的带隙是2eV或更大，优选为2. 5eV 或更大，更优选为3eV或更大。利用通过例如水分或氢等杂质的浓度的足够减少而高度纯 化的氧化物半导体膜，可以减小晶体管的截止状态电流。
[0015] 这里描述氧化物半导体膜和导电膜中的氢浓度的分析。氧化物半导体膜和导电膜 中的氢浓度通过S頂S测量。已知在原理上难以通过S頂S在样品的表面附近或在使用不同 材料形成的层叠膜之间的界面附近获得数据。从而，在膜的氢浓度在厚度方向上的分布通 过S頂S分析的情况下，采用在其中提供膜并且可以从其获得彼此没有大的改变并且几乎 相同的值的区域中的平均值作为氢浓度。此外，在膜的厚度小的情况下，由于邻近彼此的膜 的氢浓度的影响，在一些情况下找不到可以从其获得几乎相同的值的区域。在该情况下， 采用提供有膜的区域的氢浓度的最大值或最小值作为膜的氢浓度。此外，在具有最大值的 山形峰和具有最小值的谷形峰在提供膜的区域中不存在的情况下，采用拐点的值作为氢浓 度。
[0016] 注意，发现通过溅射等形成的氧化物半导体膜包括大量水分或氢作为杂质。水分 或氢容易形成施主能级，并且从而自身充当氧化物半导体中的杂质。从而，在本发明的一 个实施例中，在氢气氛、氧气氛、超干空气（其中水的含量是20ppm或更小，优选为Ippm或 更小，并且更优选为IOppb或更小的气体）的气氛或稀有气体（例如，氩和氦）气氛中对氧 化物半导体膜进行热处理，以便减少该氧化物半导体膜中的例如水分或氢等杂质。上文的 热处理优选在500°C至850°C (备选地，玻璃衬底的应变点或更小）（含）进行，更优选为在 550°C至750°C (含）进行。注意该热处理在不超过要使用的衬底的温度上限的温度进行。 通过热处理消除水分或氢的效果通过热脱附谱（TDS)确认。
[0017] 炉中的热处理或快速热退火法（RTA法）用于该热处理。作为该RTA法，可以采用 使用灯光源的方法或其中短时间进行热处理并且在加热气体中移动衬底的方法。通过使用 该RTA法，使热处理必需的时间短于0. 1小时也是可能的。
[0018] 具体地，在使用通过上文的热处理而高度纯化的氧化物半导体膜作为有源层的晶 体管中，例如甚至在具有IX IO6ym的沟道宽度（W)和10 μ m的沟道长度（L)的元件中，在 源电极和漏电极之间IV至IOV电压的范围中，获得小于或等于半导体参数分析器的测量极 限（即，小于或等于1X10 13A)的截止状态电流（其在栅电极和源电极之间的电压是OV或 更小的情况下是漏极电流）是可能的。因此，发现对应于采用这样的方式（截止状态电流的 值除以晶体管的沟道宽度的值）计算的数值的截止状态电流密度是ΙΟΟζΑ/μπι或更小。另 外，晶体管的截止状态电流通过使用其中包括高度纯化的氧化物半导体膜的IOOnm厚栅极 绝缘膜用作用于保持电容器的电荷的开关元件的晶体管由电容器中电荷量每单位时间的 转变来测量。然后，发现当晶体管的源电极和漏电极之间的电压是3V时，低截止状态电流 可以低至IOzA/ μ m至IOOzA/ μ m。因此，在与本发明的实施例相关的存储器装置中，包括高 度纯化氧化物半导体膜作为有源层的晶体管的截止状态电流密度可以小于或等于IOOzA/ μ m，优选为小于或等于IOzA/ μ m，或更优选为小于或等于IzA/ μ m。因此，当栅电极和源电 极之间的电压是OV或更小时，其中高度纯化氧化物半导体膜用作有源层的晶体管的截止 状态电流远低于其中使用具有结晶性的硅的晶体管。
[0019] 另外，包括高度纯化氧化物半导体的晶体管几乎没有示出截止状态电流的温度依 赖性。可以说这是因为氧化物半导体通过去除作为该氧化物半导体中的电子施主（施主） 的杂质而高度纯化，并且导电型接近本征，使得费米能级位于禁带中间。这还产生于该氧化 物半导体具有3eV或更大的能隙并且包括非常少的热激发载流子的事实。另外，源电极和 漏电极处于衰退状态，其也是没有示出温度依赖性的因素。该晶体管主要用从该衰退源电 极注入该氧化物半导体的载流子操作，并且截止状态电流在温度中的上述独立性可以由载 流子密度在温度中的独立性解释。
[0020] 作为氧化物半导体，可以使用例如In-Sn-Ga-Zn-O基氧化物半导体等四金属元素 的氧化物；例如In-Ga-Zn-O基氧化物半导体、In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基 氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga -Zn-O基氧化物半导体和Sn-Al-Zn-O 基氧化物半导体等三金属元素的氧化物；例如In-Zn-O基氧化物半导体、Sn-Zn-O基氧化 物半导体、Al-Zn-O基氧化物半导体、Zn-Mg-O基氧化物半导体、Sn-Mg-O基氧化物半导体、 In-Mg-O基氧化物半导体和In-Ga-O基氧化物半导体等二金属元素的氧化物；Sn-O基氧化 物半导体；Zn-O基氧化物半导体；等等。注意在本说明书中，例如In-Sn-Ga-Zn-O基氧化物 半导体意味着包括铟（In)、锡（Sn)、镓（Ga)和锌（Zn)的金属氧化物，并且对化学计量组分 比例没有特别限制。上文的氧化物半导体可包括硅。
[0021] 备选地，氧化物半导体可以由化学式InM03(Zn0)n(m>0)表示。这里，M表示从Ga、 Al、Mn和Co选择的一个或多个金属元素。
[0022] 具有低截止状态电流的晶体管用作用于保持在存储器元件中积累的电荷的开关 元件，由此可以防止电荷从该存储器元件泄露。因此，可以提供能够长时间存储数据的存储 器装置和使用该存储器装置的半导体装置。
[0023] 此外，向存储器元件写入数据和从存储器元件读取数据需要的电压几乎由起开关 元件作用的晶体管的操作电压确定。因此，可以提供其中操作电压与常规闪速存储器相比 可以大幅降低并且可以抑制其功耗的存储器装置，以及使用该存储器装置的半导体装置。
[0024] 此外，因为与常规闪速存储器相比可以抑制栅极绝缘膜通过隧道电流的退化，所 以可以提供其中可以增加重写次数的存储器装置以及使用该存储器装置的半导体装置。
【附图说明】
[0025] 图IA和IB图示存储器单元的结构。
[0026] 图2A图示存储器元件的结构并且图2B图示其操作。
[0027] 图3A和3B各自图示存储器单元的结构。
[0028] 图4A和4B各自图示存储器单元的结构。
[0029] 图5图示单元阵列的结构。
[0030] 图6图示单元阵列的结构。
[0031] 图7是图示存储器装置的驱动方法的时序图。
[0032] 图8图示存储器装置的结构。
[0033] 图9图示读取电路的结构。
[0034] 图IOA至IOE是图示存储器装置的制造方法的存储器单元的截面图。
[0035] 图IlA和IlB是存储器单元的俯视图。
[0036] 图12是其中使用氧化物半导体的反向交错晶体管的纵截面图。
[0037] 图13是沿图12中的截面A-A'的能带图（示意图）。
[0038] 图14A图示正电势（+VG)施加于栅电极（GE)的状态，并且图14B图示负电势（-VG) 施加于栅电极（GE)的状态。
[0039] 图15图示真空能级和金属的功函数（ΦΜ)之间的关系与真空能级和氧化物半导 体的电子亲和性（X)之间的关系。
[0040] 图16Α和16Β图示存储器介质的结构。
[0041] 图17Α至17C各自图示电子装置的结构。
[0042] 图18图示用于测量的电路的结构。
[0043] 图19示出测量结果（经过时间Time和输出电势Vout之间的关系）。
[0044] 图20示出测量结果（源极-漏极电压V和截止状态电流I之间的关系）。
[0045] 图21是图示存储器装置的驱动方法的时序图。
【具体实施方式】
[0046] 在下文中，本发明的实施例将参照附图详细描述。注意本发明不限于下列描述，并 且本领域内技术人员容易理解方式和细节可以采用各种方式修改而不偏离本发明的范围 和精神。因此，本发明不应该解释为限于下文的实施例的描述。
[0047] 注意本发明在它的类别中包括所有其中可以使用存储器装置的半导体装置：例 如，如微处理器和图像处理电路、RF标签、存储器介质、以及半导体显示装置等集成电路。此 外，半导体显示装置在它的类别中包括其中使用半导体膜的电路元件包括在像素部分或驱 动器电路中的半导体显示装置（例如液晶显示装置等）、其中为每个像素提供以有机发光 元件（OLED)为代表的发光元件的发光装置、电子纸、数字微镜装置（DMD)、等离子体显示面 板（PDP)、场发射显示器（FED)等等。
[0048] (实施例1) 图IA图示作为本发明的存储器装置的最小单位的存储器单元的电路图的一个示例。 图IA中的存储器单元100包括起存储器元件作用的晶体管101，以及可以控制到晶体管 101的第二栅电极的电势的供应并且起开关元件作用的晶体管102。此外，存储器单元可包 括用于保持晶体管101的第二栅电极的电势的电容器103。
[0049] 注意存储器单元100可视需要进一步具有例如二极管、电阻器或电感器等另一电 路元件。
[0050] 起存储器元件作用的晶体管101具有第一栅电极、第二栅电极、位于第一栅电极 和第二栅电极之间的半导体膜、位于第一栅电极和半导体膜之间的第一绝缘膜、位于第二 栅电极和半导体膜之间的第二绝缘膜、以及提供与半导体膜接触的源电极和漏电极。利用 晶体管101的第一栅电极、第二栅电极、源电极、以及漏电极的电势，可以控制存储器装置 的各种操作。
[0051] 起开关元件作用的晶体管102具有沟道形成区域，其包括与硅的相比具有宽带隙 和低本征载流子密度的半导体材料。截止状态电流可以通过对晶体管102的沟道形成区域 使用这样的半导体材料而充分减小。
[0052] 作为其带隙比硅半导体宽并且其本征载流子密度比硅低的半导体材料的一个示 例，可以采用例如碳化硅（SiC)或氮化镓（GaN)等化合物半导体、用例如氧化锌（ZnO)等金 属氧化物形成的氧化物半导体等。在上文中，因为氧化物半导体可以通过溅射、湿法工艺 (例如，印刷法）等形成，所以氧化物半导体具有高批量生产率的优势。另外，氧化物半导 体的沉积温度是300°C至500°C (玻璃转变温度或更低，并且最大近似700°C )，而碳化硅的 工艺温度和氮化镓的工艺温度分别是近似1500°C和近似1KKTC。因此，氧化物半导体可以 在便宜可用的玻璃衬底之上形成，并且在使用不具有高到足够耐受在1500°C至2000°C的 热处理的耐热性的半导体材料的集成电路之上层叠由氧化物半导体形成的半导体元件是 可能的。此外，可以使用更大的衬底。因此，在具有宽带隙的半导体中，氧化物半导体特别 具有高批量生产率的优势。此外，在要获得具有高结晶性的氧化物半导体以便提高晶体管 的性质（例如，场效应迀移率）的情况下，具有结晶性的氧化物半导体可以通过在450Γ至 800 °C的热处理容易地获得。
[0053] 在下列描述中，其中具有上文优势的氧化物半导体用作第二晶体管102的半导体 膜的情况作为示例给出。
[0054] 注意尽管在图IA中，存储器单元100包括起开关元件作用的一个晶体管102,但是 本发明不限于该结构。在本发明的一个实施例中，只要在每个存储器单元中提供起开关元 件作用的一个晶体管就是可接受的，并且这样的晶体管的数量可为多个。在存储器单元100 包括起开关元件作用的多个晶体管的情况下，该多个晶体管可彼此并联、串联连接，或采用 并联连接和串联连接的组合。
[0055] 注意其中晶体管彼此串联连接的状态指其中第一晶体管的仅源电极和漏电极中 的一个连接到第二晶体管的仅源电极和漏电极中的一个的状态。此外，其中晶体管彼此并 联连接的状态指其中第一晶体管的源电极连接到第二晶体管的源电极并且第一晶体管的 漏电极连接到第二晶体管的漏电极的状态。
[0056] 另外，起开关元件作用的晶体管102与起存储器元件作用的晶体管101的不同之 处在于只要包括提供在有源层的一侧上的栅电极就是可接受的。注意本发明不限于该结 构，并且起开关元件作用的晶体管可像起存储器元件作用的晶体管那样包括在其间具有有 源层的一对栅电极。
[0057] 此外，在本发明的一个实施例中，只要至少起开关元件作用的晶体管102具有在 有源层中具有宽带隙的上文的半导体材料就是可接受的。因此，氧化物半导体膜可用于起 存储器元件作用的晶体管101的有源层。备选地，对于起存储器元件作用的晶体管101的 有源层，可使用除氧化物半导体外的下列半导体：非晶硅、微晶硅、多晶硅、单晶硅、非晶锗、 微晶锗、多晶锗、单晶锗等。注意当氧化物半导体膜用于存储器单元100的所有晶体管时， 可以简化工艺。
[0058] 然后，将描述图IA中存储器单元100中的晶体管101、晶体管102和电容器103的 连接关系。
[0059] 晶体管102的栅电极连接到写入字线WL。晶体管102的源电极和漏电极中的一 个连接到输入数据线Din，并且晶体管102的源电极和漏电极中的另一个连接到晶体管101 的第二栅电极。晶体管101的第一栅电极连接到读取字线RL。晶体管101的源电极和漏电 极中的一个连接到输出数据线Dout，并且晶体管101的源电极和漏电极中的另一个连接到 供应有例如地电势等固定电势的电力供应线。
[0060] 此外，电容器103的一对电极中的一个连接到晶体管101的第二栅电极，并且电容 器103的该对电极中的另一个连接到供应有例如地电势等固定电势的电力供应线。
[0061] 注意在本说明书中术语"连接"指电连接并且对应于其中可以供应或传输电流、 电势或电压的状态。因此，连接状态不仅意味直接连接的状态，而且意味通过例如布线、电 阻器、二极管或晶体管等电路元件间接连接的状态（从而可以供应或传输电流、电势或电 压）。
[0062] 另外，即使当在电路图中不同的部件彼此连接时，实际上存在一个导电膜具有多 个部件的功能的情况，例如布线的一部分充当电极的情况等。术语"连接"还意味一个导电 膜具有多个部件的功能这样的情况。
[0063] 包括在晶体管中的"源电极"和"漏电极"的名称根据晶体管的极性或施加于相应 电极的电势电平之间的差别而彼此交换。一般而言，在η沟道晶体管中，向其施加较低电势 的电极称为源电极，并且向其施加较高电势的电极称为漏电极。此外，在P沟道晶体管中， 向其施加较低电势的电极称为漏电极，并且向其施加较高电势的电极称为源电极。在本说 明书中，为了方便起见，尽管假定源电极和漏电极在一些情况下固定而描述晶体管的连接 关系；然而，实际上源电极和漏电极的名称根据上文的电势之间的关系而彼此交换。
[0064] 注意在图IA中，晶体管102在有源层的一侧上具有栅电极。当晶体管102具有在 其间具有有源层的一对栅电极时，这些栅电极中的一个连接到写入字线WL，并且这些栅电 极中的另一个可处于浮动状态（即，电绝缘）或可供应有电势。在后者的情况下，具有相 同电平的电势可施加于该对电极，或例如地电势等固定电势可仅施加于栅电极中的该另一 个。当控制供应给栅电极中的该另一个的电势电平时，可以控制晶体管102的阈值电压。 [0065] 然后，图IB图示具有图IA中的电路结构的