，进行计算以确定要去除多少微 调部分以实现目标导通电阻。当所测量的导通电阻小于目标导通电阻时，存在由AR= (Rta_t-ILas) /匕_给出的目标导通电阻与所测量复合导通电阻之间的正百分比差。随后， 由N__=AR/Ft_给出的要去除的微调部分的数目。
[0071] 例如，考虑如图3B中的复合VDM0S器件，其具有主器件以及n=20 (二十）个器件 微调部分，其中主器件具有复合器件的传导面积Atotal的一半（50%)，并且每个器件微调部 分具有复合器件的传导面积的四十分之一的面积At_。则？&1"1=4&1"/\_ 1是2. 5%。如果目 标导通电阻大于未微调的复合器件的所测量的导通电阻5%，则AR=5%除以Ft_=2. 5%指示 器件部分中的两个器件部分应该被微调以接近目标。如果目标导通电阻大于所测量的导通 电阻7%，则7%除以2. 5%指示大约器件部分中的三个器件部分应该被微调以接近目标导通 电阻。这一示例实施方式并不意图是限制性的。通过设计，其他实施方式可以涉及更多或 更少的器件微调部分和/或具有不等的传导面积的器件微调部分。
[0072] 在步骤408,过程400继续进行，其中从仍然活跃的最右侧的隔离熔线开始，熔断 隔离熔线直到所计算的数目的微调部分被去除。从右至左熔断隔离熔线增加了器件的总导 通电阻。例如，在图3A中，熔断隔离熔线开始于隔离熔线330并且结束于隔离熔线324。在 步骤410,测量复合器件的所微调的导通电阻。
[0073] 在步骤412,将所微调的导通电阻与目标导通电阻进行比较，如果所微调的导通电 阻仍然低于目标导通电阻并且不在目标导通电阻的预先限定的容差内，则重复该过程，开 始于步骤406,直到获得目标导通电阻。
[0074] 在步骤412,如果所微调的导通电阻在目标导通电阻的预先限定的容差范围内，则 执行步骤418,其中每个剩余的微调部分(至最后熔断的隔离熔线的左侧的每个微调部分） 通过熔断其对应的激活熔线来永久地使能。例如，在图3A中，当隔离熔线326被熔断时激 活熔线314被熔断。
[0075] 接着是与过程400类似的过程，用于微调复合器件的电流携载能力(传导性）以满 足目标电流携载能力，其中未微调的复合电流携载能力大于微调的电流携载能力。这一相 同过程可以用于匹配在相同或分开的管芯上的两个或更多IGBT或者两个或更多垂直二极 管的导通电阻或电流携载能力。
[0076] 参照图5A，描述了VDM0S器件体系结构的第三实施例，其中可微调VDM0S器件元件 500包括与可微调栅极电阻器505串联连接至栅极端子514的VDMOS器件512。VDMOS器件 512具有源极电极518、漏极电极516以及栅极电极510,其中栅极电极具有本征电阻506。 栅极电极510连接至可微调栅极电阻器505,可微调栅极电阻器505包括通过栅极熔线504 的集合并联连接的r个栅极电阻器502的集合。通过熔断栅极熔线504的集合中的一个或 多个，可微调VDMOS器件元件500的开关时间是可选择的。基于器件大小限制和微调精度 要求，并行栅极电阻器r的数目可以是任何大于1的数目。在相关实施例中，r个栅极电阻 器的集合中的每个并行栅极电阻器具有不同的电阻并且在另一相关实施例中，每个并行栅 极电阻器具有相同的电阻。
[0077] 参照图5B，示出了可微调栅极电阻器的示例配置。可微调栅极电阻器525连接在 栅极端子534与栅极电极530之间。可微调栅极电阻器525包括通过栅极熔线551-555并 联连接的可微调电阻器540-544。栅极熔线551和栅极熔线552被熔断。栅极熔线553-555 被连接。如图5B中配置的可微调栅极电阻器的电阻是电阻器542-544的并行电阻网络的 电阻，其大于电阻器540-544的原始并行电阻网络的电阻。
[0078] 参照图6,用于微调VDMOS器件元件500至特定开关时间的示例过程600如下。在 步骤602,选择目标开关时间。在步骤604,使用工业中公知的技术来测量未微调器件的开 关时间。在步骤606,将所测量的开关时间与目标开关时间比较并且对必须被熔断以实现 目标开关时间的并行栅极熔线的数目做出预测。在步骤608,该数目的并行栅极熔线被熔 断，从可微调的栅极电阻器505去除它们对应的并行栅极电阻器。在步骤610,测量微调的 VDMOS器件元件的开关时间Tttini。在步骤612,将微调的VDMOS器件元件的开关时间^^与 目标开关时间Ttal^比较。如果在预先限定的容差内T 大于或等于Tta_t，则过程结束。 如果T&iniM然小于Tta_t，则在步骤606,过程重复。
[0079] 在步骤606,要熔断的并行栅极熔线的数目被确定如下。开关时间与栅极电阻成比 例；因此，特定百分比的栅极电阻的增加以相同百分比增加开关时间。对于数目r的并行电 阻器，其中每个并行栅极电阻器具有相同电阻，从可微调电阻器器件去除一个并行电阻器 提高可微调电阻器器件的电阻百分之（1/r)。当目标开关时间大于所测量的开关时间时，目 标开关时间与所测量的开关时间之间存在由AT= (Tta_t-T_s) /T_s给出的正百分比差。 随后，由N__= 给出要从可微调电阻器器件中去除的并行栅极电阻器的数目以及对 应的要熔断的栅极熔线的数目。
[0080] 例如，考虑图5B中示出的配置，其中r=5(五)个可微调栅极电阻器。在该示例中， 五个可微调电阻器中的每一个具有相同的电阻值，所以微调掉每个电阻器增加原始复合栅 极电阻20%(五分之一)。如果目标开关时间值是高于初始测量的开关时间值AT二20s%， 则_> ;_:|，指示可微调电阻器中的一个可微调电阻器应该被微调以使开关时间接近目标 开关时间。如果目标开关时间值高于初始测量的栅极电阻值65%，则rAT-^SX〇.65>，指示 大约可微调栅极电阻器中的三个可微调栅极电阻器应该被微调以接近目标。在图5B中，两 个可微调栅极电阻器被去除，导致在所有可微调栅极熔线被连接的情况下目标开关时间高 于栅极电阻40%。这仅仅是实施方式的示例。通过设计，类似的实施方式可以包括更多或更 少的可微调栅极电阻器和/或具有不等电阻值的栅极电阻器。
[0081] 图7图示用于VDM0S器件体系结构的第四实施例。复合器件700包括连接至内部 栅极端子703的m个可微调复合器件706的集合。内部栅极端子703通过可微调栅极电阻 器702连接至栅极端子701。可微调栅极电阻器702包括通过r个栅极电阻器熔线705的 集合并联连接的r个栅极电阻器704的集合。基于器件大小限制和微调精度要求，可微调 栅极电阻器702中的并行元件的数目r可以是大于1的任何数目。
[0082]m个可微调复合器件706的集合包括通过可微调复合器件740的可微调复合器件 710。可微调复合器件710包括叫个连接至主器件723的互相连接的器件微调部分。n:个 互相连接的器件微调部分包括微调部分711-713。主器件723的栅极电极连接至内部栅极 端子703。包括隔离熔线727-729的叫个隔离熔线的集合串联连接至内部栅极端子703。 主器件723的漏极电极连接至漏极端子724。主器件723的源极电极连接至源极端子726。 漏极-源极电压VDS被施加在源极端子726与漏极端子724之间。栅极-源极电压Vss被施 加在源极端子726与栅极端子703之间。
[0083] 微调部分711包括VDM0S器件714,其漏极电极连接至漏极端子724而其源极电 极连接至源极端子726。VDM0S器件714的栅极电极通过隔离熔线727连接至内部栅极端 子703。VDM0S器件714的栅极电极还通过与激活熔线720串联的下拉电阻器717连接至 源极端子726。
[0084] 微调部分712包括VDM0S器件715,其中其漏极电极连接至漏极端子724而其源极 电极连接至源极端子726。VDM0S器件715的栅极电极通过隔离熔线728和隔离熔线727 连接至内部栅极端子703。VDM0S器件715的栅极电极还通过与激活熔线721串联的下拉 电阻器718连接至源极端子726。
[0085] 微调部分713包括VDM0S器件716,其中其漏极电极连接至漏极端子724而其源极 电极连接至源极端子726。VDM0S器件716的栅极电极通过隔离熔线727-729和连接隔离 熔线728和729的所有中间隔离熔线连接至内部栅极端子703。VDM0S器件716的栅极电 极还通过与激活熔线722串联的下拉电阻器719连接至源极端子726。
[0086] 可微调复合器件740包括连接至主器件753的化个互相连接的器件微调部分。n" 个互相连接的器件微调部分包括微调部分741-743。主器件753的栅极电极连接至内部栅 极端子703。包括隔离熔线757-759的化个隔离熔线的集合串联连接至内部栅极端子703。 主器件753的漏极电极连接至漏极端子754。主器件753的源极电极连接至源极端子756。 漏极-源极电压VDS被施加在源极端子756与漏极端子754之间。栅极-源极电压V(；s被施 加在源极端子756与栅极端子703之间。
[0087] 微调部分741包括VDM0S器件744,其中其漏极电极连接至漏极端子754而其源极 电极连接至源极端子756。VDM0S器件744的栅极电极通过隔离熔线757连接至内部栅极 端子703。VDM0S器件744的栅极电极还通过与激活熔线750串联的下拉电阻器747连接 至源极端子756。
[0088] 微调部分742包括VDM0S器件745,其中其漏极电极连接至漏极端子754而其源极 电极连接至源极端子756。VDM0S器件745的栅极电极通过隔离熔线758和隔离熔线757 连接至内部栅极端子703。VDM0S器件745的栅极电极还通过与激活熔线751串联的下拉 电阻器748连接至源极端子756。
[0089] 微调部分743包括VDM0S器件746,其中其漏极电极连接至漏极端子754而其源极 电极连接至源极端子756。VDM0S器件746的栅极电极通过隔离熔线757-759和连接隔离 熔线758和759的所有中间隔离熔线连接至内部栅极端子703。VDMOS器件746的栅极电 极还通过与激活熔线752串联的下拉电阻器749连接至源极端子756。
[0090] 通过熔断r个栅极电阻器熔线705的集合中的一个或多个，复合器件700的开关 时间是可配置的。通过熔断可微调复合器件中的隔离熔线的集合中的一个或多个，m个可 微调复合器件的集合中的可微调复合器件的阈值电压、导通电阻和传导性是可单独或可组 合地配置的。
[0091] 参照图8,用于微