一种具有集成二极管的异质结器件的制作方法
【技术领域】
[0001]本发明涉及半导体技术，特别是横向半导体器件的耐压区，以及半导体器件的异质结势皇层电场调制技术。
【背景技术】
[0002]在电力电子功率变换拓扑中，感应负载连接至异质结场效应晶体管(HFET)的情况下，在HFET截止时，需要消耗在电路内的感应负载中积累的能量；Si的MOSFET具有连接在器件结构中的漏极和源极之间的反并联寄生二极管，寄生二极管的阴极连接到漏极阳极连接到源极。当MOSFET截止时，使用寄生二极管的雪崩区域来消耗感应负载积累的能量。但是诸如GaN-HFET的化合物半导体场效应晶体管器件通常不具有P区因此不具有寄生二极管结构，所以在元件内不能有效地消耗来自感应负载的能量，当能量超过栅极-漏极耐压区，源极-漏极截止耐压时会引起元件失效。因此在具有自感的感应负载(如逆变器)的系统中需要将HFET和保护元件一起使用。
[0003]在氮化镓异质结型晶体管功率集成电路中，肖特基二极管与AlGaN/GaN HFET集成，肖特基二极管可以作为反向恢复二极管，消耗来自感应负载的能量。通常，异质结器件中集成肖特基二极管是在同一衬底上不同的刻蚀岛上制备的器件，并通过金属与其他异质结晶体管形成电气连接，从而获得集成的目的。
[0004]文献[I]给出了一种肖特基续流二极管的集成方案。该方案是通过在AlGaN/GaNHFET的源极引出跨越栅极的场板到漂移区，该场板与漂移区势皇层接触，形成肖特基二极管，最终实现反向恢复二极管的集成。该集成方案在不增加集成面积的情况下，有效的集成了肖特基二极管。由此可见，电力电子变换电路中，不增加集成的面积情况下，如何有效的集成反向恢复二极管已经成为异质结功率集成的研究的热点。新的集成方案和工艺技术将是功率晶体管集成电路不可或缺的推动力。文献[2]中提出了一种异质结极化二极管集成方案，该二极管承载反向恢复二极管的基本功能，消耗来自感应负载的能量。
[0005][I] R.Reiner, P.Waltereit, B.Weiss, M.Wespel，R.Quay, M.Schlechtweg, Μ.Mikul la, and 0.Ambacher，〃Integrated Reverse-D1des for GaN-HEMTStructures, ,,presented at the Proceedings of the 27th Internat1nal Symposium onPower Semiconductor Devices&ICs, 2015.
[0006][2]A.Nakajima，S.-1.Nishizawaj H.0hashij R.Kayanumaj K.Tsutsuij S.Kubota,K.Kakushima，H.ffakabayashi, and H.1wai, "GaN-Based MonolithicPower Integrated Circuit Technology with Wide Operating Temperature onPolarizat1n-Junct1n Platform, ,,presented at the Proceedings of the 27thInternat1nal Symposium on Power Semiconductor Devices&ICs, Hongkong, 2015.
【发明内容】
[0007]本发明所要解决的技术问题，就是针对上述传统器件存在的缺陷，提出一种具有集成二极管的异质结器件。
[0008]本发明解决上述技术问题采用的方案是:
[0009]一种具有集成二极管的异质结器件，包括从下往上依次设置的第一半导体衬底层201、第二半导体缓冲层202和第三半导体层203 ;所述第三半导体层203上表面两端分别设置有第一欧姆接触101与第二欧姆接触103，所述第一欧姆接触101与第二欧姆接触103之间具有第四半导体层204 ;所述的第三半导体层203与第四半导体层204在接触界面形成异质结；其特征在于，所述第四半导体层204上表面靠近第一欧姆接触101的一端具有第一金属电极102，其靠近第二欧姆接触103的一端具有异质结基二极管200 ;所述的第一金属电极102、第一欧姆接触101、第二欧姆接触103及第一欧姆接触101与第二欧姆接触103之间的第三半导体层203和第四半导体层204形成的异质结沟道构成异质结场效应晶体管。
[0010]进一步的，所述异质结二极管200包括第五半导体层205和第六半导体206，所述第五半导体层205位于第六半导体层206正下方，所述第五半导体层205和第六半导体206在接触界面形成异质结；所述第六半导体层206上表面靠近第一金属电极102的一侧具有第二金属电极104，所述第六半导体层206中靠近第二欧姆接触103的一侧具有第三欧姆接触105，所述第二金属电极104与第一欧姆接触101电气连接，所述第三欧姆接触105和第二欧姆接触103电气连接。
[0011]进一步的，所述异质结二极管200包括从下往上依次设置的第七半导体层207、第八半导体层208及第九半导体层209，所述第七半导体层207与第八半导体层208在接触界面形成异质结，所述第八半导体层208与第九半导体层209在接触界面形成异质结；所述第九半导体209上表面靠近第一金属电极102具有第二金属电极104，所述第九半导体209中靠近第二欧姆接触103的一侧具有第三欧姆接触105，所述第二金属电极104与第一欧姆接触101电气连接，所述第三欧姆接触105和第二欧姆接触103电气连接。
[0012]进一步的，所述第一金属电极102与第四半导体层204之间具有第一掺杂层400。
[0013]进一步的，所述第二金属电极104与第四半导体层204之间的半导体层为P型掺杂半导体层210 ;所述第三欧姆接触105与第四半导体层204之间的半导体层为N型掺杂半导体层211。
[0014]进一步的，所述第二金属电极104与第四半导体层204之间的第十半导体层为P型掺杂半导体层210 ;所述第三欧姆接触105与第四半导体层204之间的第十一半导体层为N型掺杂半导体层211。
[0015]进一步的，所述第一欧姆接触101与第二欧姆接触103之间还具有第一介质层500，所述第一介质层500位于第四半导体层204上表面；所述第一金属电极102和异质结基二极管200均位于第一介质层500上层。
[0016]进一步的，所述第一金属电极102正下方的第四半导体层204中具有第二掺杂层600。
[0017]进一步的，所述的第一半导体衬底层第二类半导体缓冲层材料可以为S1、A1203、SiC、GaN、AlN、AlGaN、II1-V族化合物半导体材料及金刚石中的一种；所述的第三半导体层203、第四半导体层204、第五半导体层205、第六半导体层206、第七类半导体层207、第八半导体层208、第九半导体层209、第十半导体层210、第^^一半导体层211为II1-V族化合物。
[0018]所述的第一介质层为Si3N4、SiNx、Hf02、Ga203、Cr0、AlN、Si02、Al203、Ti02、Mg0、Mn0及多元化合物绝缘材料AlHfOx、HfS1N中的一种或这几种材料复合层组成，所述的第一掺杂层400是P型掺杂的介质层；所述的第二掺杂层600是F离子、Cl离子或P型掺杂层。
[0019]进一步的，第一欧姆接触101及第二欧姆接触102由第四半导体层204并与第四半导体层204形成欧姆接触，电极S、D材料包含金、银、铝、钛、铂、或者铟，如欧姆电极材料为Ti/Al，通过大约600°C的烧结-退火形成Ti/Al欧姆金属；所述栅极102与介电层500形成肖特基接触，栅电极102材料包含钛、金、镍、铂、锘、钨、银、铝、钛、钼、钨或者铟。所述第二金属接触104作为肖特基异质结二极管的阳极，由第六半导体层206支持并与第六半导体层206形成肖特基接触，第二金属电极104的电极材料包括钛、金、镍、铂、锘、钨、银、铝、钛、钼、钨或者铟；所述第三欧姆接触105作为肖特基异质结二极管的阴极，由第六半导体层206支持并与第六半导体层206形成欧姆接触，且与MISHFET的漏极D电气连接，第三电极104的材料包含金、银、铝、钛、铂、或者铟。
[0020]本发明的有益效果为，通过在AlGaN/GaN HFET势皇层上方引入极化异质结型二极管，实现了在漂移区上方集成了反向导通二极管。当异质结功率开关管关断时，该集成二极管提供了反向导电通道，可为应用电路中感性负载或者容性负载中存储能量提供释放路径。当集成二极管完成了反向恢复过程后，漂移区上方集成的二极管处于与异质结晶体管同时处于高压反向状态。此时，集成异质结二极管中可移动电荷在漏极偏置下，被电极抽走，二极管漂移区处于耐压状态。此集成的异质结极化二极管可对势皇层中电场进行调制，使得垂直势皇层中纵向电场均匀化，优化出一个接近于均匀分布的电场通量，以期在最小表面距离内达到最高的击穿电压值；本发明同时能兼容常规工艺与异质结势皇层外延工艺，通过分布式外延方法可以提高异质结界面处的2DEG浓度的同时，也可以进一步改善器件整体性能。
【附图说明】
:
[0021]图1是实施例1的一种具有集成二极管的异质结器件的结构示意图；
[0022]图2是实施例2的一种具有集成二极管的异质结器件的结构示意图；
[0023]图3是实施例3的一种具有集成二极管的异质结器件的结构示意图；
[0024]图4是实施例4的