基于ltcc与dgs技术的shf波段高性能滤波器组的制作方法
【技术领域】
[0001]本发明涉及滤波器组技术领域，特别是一种基于LTCC与DGS技术的SHF波段高性能滤波器组。
【背景技术】
[0002]近年来，随着移动通信、卫星通信及国防电子系统的微型化的迅速发展，高性能、低成本和小型化已经成为目前微波/射频领域的发展方向，对微波滤波器的性能、尺寸、可靠性和成本均提出了更高的要求。在一些国防尖端设备中，现在的使用频段已经相当拥挤，所以卫星通信等尖端设备向着毫米波波段发展，所以微波毫米波波段滤波器已经成为该波段接收和发射支路中的关键电子部件，描述这种部件性能的主要指标有:通带工作频率范围、阻带频率范围、通带插入损耗、阻带衰减、通带输入/输出电压驻波比、插入相移和时延频率特性、温度稳定性、体积、重量、可靠性等。然而在有的特殊情况下，对信号进行不同频率的筛选提出了新的要求，所以滤波器组在这种情况系提供了稳定出色的应用。
[0003]低温共烧陶瓷是一种电子封装技术，采用多层陶瓷技术，能够将无源元件内置于介质基板内部，同时也可以将有源元件贴装于基板表面制成无源/有源集成的功能模块。LTCC技术在成本、集成封装、布线线宽和线间距、低阻抗金属化、设计多样性和灵活性及高频性能等方面都显现出众多优点，已成为无源集成的主流技术。其具有高Q值，便于内嵌无源器件，散热性好，可靠性高，耐高温，冲震等优点，利用LTCC技术，可以很好的加工出尺寸小，精度高，紧密型好，损耗小的微波器件。由于LTCC技术具有三维立体集成优势，在微波频段被广泛用来制造各种微波无源元件，实现无源元件的高度集成。基于LTCC工艺的叠层技术，可以实现三维集成，从而使各种微型微波滤波器具有尺寸小、重量轻、性能优、可靠性高、批量生产性能一致性好及低成本等诸多优点，利用其三维集成结构特点，可以实现本发明中的滤波器组。
[0004]但是到目前为止，滤波器组的技术依然存在很大的发展空间，现代通讯的发展需要更高性能的滤波器组。例如，承受功率不够大、驻波性能差会影响SHF波段滤波器组的使用范围，限制滤波器组的发展。
【发明内容】
[0005]本发明的目的在于提供一种能对一路信号进行不同频段下自如地筛选，且插入损耗小、驻波性能好、带外抑制高的基于LTCC与DGS技术的SHF波段高性能滤波器组。
[0006]实现本发明目的的技术方案是:一种基于LTCC与DGS技术的SHF波段高性能滤波器组，包括单刀双掷开关芯片Switch、第一微波滤波器Filterl和第二微波滤波器Filter2 ;所述单刀双掷开关芯片Switch包括信号输入端口 RFIn、第一信号输出端口RFOutl、第二信号输出端口 RF0ut2、第一输出选择控制端V1、第二输出选择控制端V2五个端口 ；其中第一信号输出端口 RFOutl与第一微波滤波器Filterl的输入端口连接，第二信号输出端口 RF0ut2与第二微波滤波器Filter2的输入端口连接；
[0007]其中第一微波滤波器Filterl与第二微波滤波器Filter2均采用缺陷地结构DGS和低温共烧陶瓷LTCC技术，所述微波滤波器均包括输入端口、输入引线电感、五级并联谐振单元、输出引线电感、输出端口、两个屏蔽层、Z形级间耦合单元以及两个接地端口 ?’每级谐振单元均由平行放置的上、下两层带状线构成，第二层带状线位于第一层带状线下方，其中第一屏蔽层设置于第二层带状线下方，第二屏蔽层设置于第一层带状线上方；所述输入引线电感、各级谐振单元的第一层带状线、输出引线电感在同一平面上，且各级谐振单元第一层带状线的一端与第一接地端口相连、另一端开路；第二层带状线一端与第二接地端口相连、另一端开路，输入端口通过输入引线电感与第一级并联谐振单元的第一层带状线中部连接，第五级并联谐振单元的第一层带状线中部通过输出引线电感与输出端口连接，Z形级间耦合单元位于各级谐振单元的下方、第一屏蔽层的上方，且Z形级间耦合单元一端与第一接地端口相连、另一端与第二接地端口相连。
[0008]本发明与现有技术相比，其显著优点是:(I)实现了滤波器频率选择性好、通带响应平坦、过渡带陡峭、带外抑制好、回波损耗小、插入损耗小的优点；(2)实现了微波开关插损小，驻波好的优点；(3)本发明采用了 DGS技术，对高次谐波的抑制好；(4)本发明体积小、重量轻、可靠性高、电性能优异、实现结构简单、成本低、可实现大批量生产。
【附图说明】
[0009]图1为本发明基于LTCC与DGS技术的SHF波段高性能滤波器组的结构示意图，其中(a)是总体结构示意图，(b)是第一微波滤波器的立体机构示意图，(C)是第二微波滤波器的立体机构示意图。
[0010]图2是本发明基于LTCC与DGS技术的SHF波段高性能滤波器组开关接第一输出选择控制端时的输出端口的幅频特性曲线。
[0011]图3是本发明基于LTCC与DGS技术的SHF波段高性能滤波器组开关接第一输出选择控制端时的输入端口的驻波特性曲线。
[0012]图4是本发明基于LTCC与DGS技术的SHF波段高性能滤波器组开关接第二输出选择控制端时的输出端口的幅频特性曲线。
[0013]图5是本发明基于LTCC与DGS技术的SHF波段高性能滤波器组开关接第二输出选择控制端时的输入端口的驻波特性曲线。
【具体实施方式】
[0014]下面结合附图对本发明作进一步详细描述。
[0015]本发明基于LTCC与DGS技术的SHF波段高性能滤波器组，包括单刀双掷开关芯片Switch、第一微波滤波器Filterl和第二微波滤波器Filter2 ;所述单刀双掷开关芯片Switch包括信号输入端口 RFIn、第一信号输出端口 RFOutl、第二信号输出端口 RF0ut2、第一输出选择控制端V1、第二输出选择控制端V2五个端口 ；其中第一信号输出端口 RFOutl与第一微波滤波器Filterl的输入端口连接，第二信号输出端口 RF0ut2与第二微波滤波器Filter2的输入端口连接；
[0016]其中第一微波滤波器Filterl与第二微波滤波器Filter2均采用缺陷地结构DGS和低温共烧陶瓷LTCC技术，所述微波滤波器均包括输入端口、输入引线电感、五级并联谐振单元、输出引线电感、输出端口、两个屏蔽层、Z形级间耦合单元以及两个接地端口 ?’每级谐振单元均由平行放置的上、下两层带状线构成，第二层带状线位于第一层带状线下方，其中第一屏蔽层设置于第二层带状线下方，第二屏蔽层设置于第一层带状线上方；所述输入引线电感、各级谐振单元的第一层带状线、输出引线电感在同一平面上，且各级谐振单元第一层带状线的一端与第一接地端口相连、另一端开路；第二层带状线一端与第二接地端口相连、另一端开路，输入端口通过输入引线电感与第一级并联谐振单元的第一层带状线中部连接，第五级并联谐振单元的第一层带状线中部通过输出引线电感与输出端口连接，Z形级间耦合单元位于各级谐振单元的下方、第一屏蔽层的上方，且Z形级间耦合单元一端与第一接地端口相连、另一端与第二接地端口相连。
[0017]所述单刀双掷开关芯片Switch采用的型号是WKD0016H。所述第一微波滤波器Filterl与第二微波滤波器FiIter2结构相同，但是尺寸不同，且工作在不同的频段上。
[0018]结合图1(a)?(C)，本发明一种基于低温共烧陶瓷(LTCC)与缺陷地结构(DGS)技术的SHF波段高性能滤波器组，所述第一微波滤波器Filterl包括表面贴装的50欧姆阻抗第一输入端口 PU第一输入引线电感Linl、第一级并联谐振单元L11、L12、第二级并联谐振单元L21、L22、第三级并联谐振单元L31、L32、第四级并联谐振单元L41、L42、第五级并联谐振单元L51、L52、第一输出引线电感Lout 1、表面贴装的50欧姆阻抗第一输出端口 P2、两个缺陷地结构的屏蔽层DGS1、DGS2、第一 Z形级间耦合单元ZLl以及两个表贴结构的接地端口 Gndl和Gnd2 ;每级谐振单元均由平行放置的上、下两层带状线构成，第二层带状线位于第一层带状线下方，其中第一屏蔽层DGSl设置于第二层带状线下方，第二屏蔽层DGS2设置于第一层带状线上方；第一级并联谐振单元L11、L12由第一层的第一带状线L11、第二层的第二带状线L12并联而成，第二级并联谐振单元L21、L22由第一层的第三带状线L21、第二层的第四带状线L22并联而成，第三级并联谐振单元L31、L32由第一层的第五带状线L31、第二层的第六带状线L32并联而成，第四级并联谐振单元L41、L42由第一层的第七带状线L41、第二层的第八带状线L42并联而成，第五级并联谐振单元L51、L52由第一层的第九带状线L51、第二层的第十带状线L52并联而成；所述第一输入引线电感Linl、各级谐振单元的第一层带状线、第一输出引线电感Loutl在同一平面上，且各级谐振单元第一层带状线Lll、L21、L31、L41、L51的一端与第一接地端口 Gndl相连、另一端开路；第二层带状线L12、L22、L32、L42、L52 —端与第二接地端口 Gnd2相连、另一端开路，第一输入引线电感Linl 一端与第一带状线Lll的中部相连、另一端与第一输入端口 Pl连接，第一输出引线电感Loutl的一端与第九带状线L51中部相连、另一端与第一输出端口 P2连接；第一 Z形级间耦合单元ZLl位于各级谐振单元的下方、第一屏蔽层DGSl的上方，且第一 Z形级间耦合单元ZLl —端与第一接地端口 Gndl相连、另一端与第二接地端口 Gnd2相连；
[0019]第二微波滤波器Filter2包括表面贴装的50欧姆阻抗第二输入端口 P3、第二输入引线电感Lin2、第六级并联谐振单元L13、L14、第七级并联谐振单元L23、L24、第八级并联谐振单元L33、L34、第九级并联谐振单元L43、L44、第十级并联谐振单元L53、L54、第二输出引线电感Lout2、表面贴装的50欧姆阻抗第二输出端口 P4、两个缺陷地结构的屏蔽层DGS3、DGS4、第二 Z形级间耦合单元ZL2以及两个表贴结构的接地端口 Gnd3、Gnd4 ;其中每级谐振单元均由平行放置的上、下两层带状线构成，第二层带状线位于第一层带状线下方，第三屏蔽层DGS3设置于第二层带状线下方，第四屏蔽层DGS4设置于第一层带状线上方；第六级并联谐振单元L13、L14由第一层的第十一带状线L13、第二层的第十二带状线L14并联而成，第七级并联谐振单元L23、L24由第一层的第十三带状线L23、第二层的第十带状线L24并联而成，第八级并联谐振单元L33、L34由第一层的第十五带状线L33、第二层的第十六带状线L34并联而成，第九级并联谐振单元L43、L44由第一层的第十七带状线L43、第二层的第十八带状线L44并联而成，第十级