Ltps阵列基板及其制造方法
【技术领域】
[0001]本发明涉及显不技术领域，具体涉及一种LTPS(Low Temperature Poly-silicon,低温多晶硅)阵列基板及其制造方法。
【背景技术】
[0002]采用LTPS工艺的液晶显示装置由于具有较高的电子迀移率，能够有效减小TFT (Thin Film Transistor，薄膜晶体管)的面积以提升像素的开口率，并且在增强显示亮度的同时能够降低功耗及生产成本，目前已成为液晶显示领域的研究热点。但是LTPS工艺复杂，制备阵列基板(Array基板)所需的光罩(Mask)的类型及数量较多，导致制造流程繁多，无法降低生产成本。因此如何减少LTPS工艺所使用的光罩的类型及数量，实为目前企业需要努力的目标。
【发明内容】
[0003]鉴于此，本发明实施例提供一种LTPS阵列基板及其制造方法，能够减少LTPS工艺所使用的光罩的类型及数量。
[0004]本发明一实施例提供一种LTPS阵列基板的制造方法，包括:在基体上形成LTPS阵列基板的薄膜晶体管的栅极；在包括栅极的基体上依次形成第一绝缘层、半导体层和正性光阻层，其中第一绝缘层的上表面为一平面；自基体背向栅极的一侧进行曝光以形成多晶硅层；在包括多晶硅层的基板上形成第二绝缘层，并在第二绝缘层内形成暴露多晶硅层的两端的第一接触孔；在第二绝缘层上形成薄膜晶体管的源极和漏极，使得源极和漏极可通过第一接触孔与多晶硅层电连接。
[0005]其中，在包括栅极的基体上形成第一绝缘层之前，还在未被栅极覆盖的基体上形成缓冲层，且其上表面和栅极的上表面构成一平面。
[0006]其中，在未被栅极覆盖的基体上形成缓冲层的步骤包括:在包括栅极的基体上依次形成缓冲层、负性光阻层；自基体背向栅极的一侧进行曝光，以除去位于栅极正上方的负性光阻层；除去位于栅极正上方的缓冲层，且保留未被栅极覆盖的基体上的缓冲层。
[0007]其中，自基体背向栅极的一侧进行曝光以形成多晶硅层的步骤包括:自基体背向栅极的一侧进行曝光，以仅在对应于栅极的正上方的第一区域保留正性光阻层；向除第一区域之外的半导体层注入第一杂质离子；自基体背向栅极的一侧进行曝光，以在栅极的正上方形成第二区域的正性光阻层，第二区域小于第一区域；向除第二区域之外的半导体层注入第二杂质离子；除去第二区域的正性光阻层。
[0008]其中，第一杂质离子和第二杂质离子分别为N+、N —型杂质离子。
[0009]其中，自基体背向栅极的一侧进行曝光以形成多晶硅层的步骤包括:自基体背向栅极的一侧进行曝光，以仅在对应于栅极的正上方的第一区域保留正性光阻层；向除第一区域之外的半导体层注入P型杂质离子；自基体背向栅极的一侧进行曝光，以在栅极的正上方形成第二区域的正性光阻层，第二区域小于第一区域；
[0010]除去所述第二区域的所述正性光阻层。
[0011]其中，在第二绝缘层上形成源极和漏极之后，在由源极和漏极组成的源漏电极层上形成平坦钝化层，并在平坦钝化层内形成第二接触孔以暴露漏极的表面；在平坦钝化层上且第二接触孔远离薄膜晶体管的一侧形成LTPS阵列基板的公共电极层；在平坦钝化层和公共电极层上形成第三绝缘层，第三绝缘层未覆盖第二接触孔；在平坦钝化层上形成像素电极，并且像素电极可通过第二接触孔与漏极电连接。
[0012]本发明另一实施例提供一种LTPS阵列基板，包括:基体；栅极，位于基体上；依次形成于包括栅极的基体上的第一绝缘层、多晶硅层、第二绝缘层，第二绝缘层内形成有第一接触孔；源极和漏极，位于第二绝缘层上，且源极和漏极可通过第一接触孔与多晶硅层电连接；平坦钝化层，位于由源极和漏极组成的源漏电极层上，平坦钝化层内形成有暴露漏极的表面的第二接触孔；第三绝缘层，位于平坦钝化层上且未覆盖第二接触孔；像素电极，位于平坦钝化层上且像素电极可通过第二接触孔与漏极电连接。
[0013]其中，LTPS阵列基板还包括缓冲层，缓冲层位于未被栅极覆盖的基体上，且缓冲层的上表面和栅极的上表面构成一平面。
[0014]其中，LTPS阵列基板还包括公共电极层，公共电极层位于平坦钝化层上的第二接触孔远离薄膜晶体管的一侧。
[0015]本发明实施例的LTPS阵列基板及其制造方法，自基体背向栅极的一侧进行曝光，即利用不透光的栅极进行曝光以形成多晶硅层，在多晶硅层的制程中无需使用光罩，从而能够减少LTPS工艺所使用的光罩的类型及数量，简化制程并降低生产成本。
【附图说明】
[0016]图1是本发明的LTPS阵列基板一实施例的制造方法的流程图；
[0017]图2是本发明的制造方法中形成栅极的示意图；
[0018]图3是本发明的制造方法中形成第一绝缘层、半导体层和正性光阻层的示意图；
[0019]图4是本发明的制造方法中形成多晶硅层的示意图；
[0020]图5是本发明的制造方法中形成第二绝缘层的示意图；
[0021]图6是本发明的制造方法中形成源极和漏极的示意图；
[0022]图7是本发明的制造方法中形成像素电极的的示意图。
【具体实施方式】
[0023]下面将结合本发明实施例中的附图，对本发明所提供的示例性的实施例的技术方案进行清楚、完整地描述。
[0024]图1是本发明的LTPS阵列基板一实施例的制造方法的流程图。如图1所示，本实施例的制造方法包括以下步骤:
[0025]步骤11:在基体上形成LTPS阵列基板的薄膜晶体管的栅极。
[0026]如图2所示，基体21用于形成液晶显示面板的LTPS阵列基板，所述基体21可为玻璃基体、塑料基体或可挠式基体。
[0027]本实施例可以利用第一光罩对形成于基体21上的第一金属层进行曝光，并在曝光后进行显影、刻蚀等图案化制程以得到形成栅极22，其中可利用包含有磷酸、硝酸、醋酸以及去离子水的蚀刻液对第一金属层12进行蚀刻，当然也可以采用干法蚀刻。
[0028]当然，本实施例还可以通过其他方式得到栅极22，例如采用化学气相沉积(Chemical vapor deposit1n, CVD)、等离子化学气相沉积(Plasma Enhanced Chemicalvapor deposit1n,PECVD)、派射、真空蒸镀或低压化学气相沉积等方法直接在基体21上形成具有预定图案的栅极22。其中，第一金属层可由金属，例如铝、钼、钛、铬、铜，或金属氧化物，例如氧化钛，或金属的合金或其它导电材料构成。
[0029]步骤12:在包括栅极的基体上依次形成第一绝缘层、半导体层和正性光阻层，其中第一绝缘层的上表面为一平面。
[0030]结合图3所示，在形成第一绝缘层25、半导体层26和正性光阻层27之前，本实施例需要在未被栅极22覆盖的基体21上形成缓冲层(Buffer layer) 23，具体过程包括但不限于:
[0031]首先，在包括栅极22的基体21上依次形成缓冲层23、负性光阻层24。缓冲层23可以为氮化硅(SiNx)层、氧化硅(S1x)层或者其他非导电材料的组合，缓冲层23可用于防止基体21内的杂质在后续工艺中向上扩散而影响之后形成的低温多晶硅层的品质，氮化硅层和氧化硅层可以采用化学气相沉积、等离子化学气相沉积形成、溅射、真空蒸镀或低压化学气相沉积等方法形成，但不限于此。
[0032]然后，自基体21背向栅极22的一侧进行曝光，位于栅极22正上方的负性光阻层24由于受到栅极22的遮挡而未曝光，因此可在显影时被灰化去除。
[0033]最后，剥离除去剩余的负性光阻层24，再通过刻蚀除去位于栅极22正上方的缓冲层23，从而保留未覆盖栅极22的缓冲层23。
[0034]步骤13:自基体背向栅极的一侧进行曝光以形成多晶硅层。
[0035]结合图4所示，首先，自基体21背向栅极22的一侧进行曝光，位于栅极22上方的第一区域Q1的正性光阻层27由于受到栅极22的遮挡而未曝光，因此可在显影时被保留，且未被栅极22遮挡而被曝光的正性光阻层27在显影时可被灰化去除，从而仅仅在对应于栅极22的正上方的第一区域Q1中保留有正性光阻层27。
[0036]然后，向除第一区域仏之外的半导体层26注入第一杂质离子，即对半导体层26进行传统意义上的重掺杂处理。
[0037]接着，自基体21背向栅极22的一侧进行曝光，本次曝光的强度大于