一种soi功率ldmos场效应晶体管的结构及其制造方法
【技术领域】
[0001]本发明属于功率器件领域，涉及SOI (Silicon On Insulator,绝缘体上娃),尤其涉及双扩散金属氧化物半导体场效应管结构及其制造方法。
【背景技术】
[0002]与体硅结构的功率半导体器件相比，SOI结构的功率半导体器件具有寄生效应小、泄漏电流小、集成度高、抗辐照能力强以及无可控硅自锁效应等优点。
[0003]双扩散金属氧化物半导体场效应管(DMOS，Double-diffused M0SFET)器件是常用的功率器件，包括垂直双扩散金属氧化物半导体场效应管(VDMOS，VerticalDouble-diffused MOSFET)和横向双扩散金属氧化物半导体场效应管(LDM0S，LateralDouble-diffused M0SFET)。
[0004]相比于VDMOS (Vertical Double-diffused M0SFET)器件，LDMOS (LateralDouble-diffused M0SFET)器件具有更高的开关速度、相对低的导通电阻以及便于集成等特点。因此，SOI功率LDMOS器件在功率集成电路、尤其在低功耗集成电路和射频电路中应用十分广泛。
[0005]图1是现有技术中LDMOS器件的结构示意图，其结构形成在N-型衬底10上，上半部分分别是源极11、栅极12和漏极13 ;源极11区域，由较浅的N+型掺杂和较深的P型掺杂形成，两次扩散的长度差即为沟道长度；漏极13由N+掺杂形成；在源漏之间有N-型漂移区14。
[0006]击穿电压是衡量LDMOS器件性能的重要参数，其通常表示的意义是在保证不被击穿的情况下，LDMOS漏极和栅极之间能够施加的最大电压。
[0007]为了提高击穿电压，漂移区成为LDMOS的关键。由于LDMOS的源漏之间存在一个浅掺杂的N-漂移区，在晶体管加高压时，漂移区为高阻区，能够承受更高的电压。
[0008]在LDMOS尺寸一定的情况下，漂移区浓度是晶体管击穿电压大小的关键。漂移区越浓，其在相同的漏端电压下耗尽区面积越小，因此电场线越集中，越容易发生雪崩击穿。因此漂移区的浓度要尽量小，以此获得更高的击穿电压。
[0009]漂移区的浓度越大，其电阻率越低，器件的导通电阻越小。由此可见，器件的击穿电压和导通电阻对漂移区的要求是矛盾的，高的击穿电压需要厚的浅掺杂漂移区，低的导通电阻需要薄的重掺杂漂移区，因此，必须选择最佳外延层参数。
【发明内容】
[0010]本发明提供LDMOS结构及其制造方法，以提高LDMOS结构的击穿电压。
[0011]为达到上述目的，本发明提供一种LDMOS结构，包括:
一个含有介质埋层的半导体衬底层；
位于半导体衬底内部的圆形开口；
位于半导体衬底内部的源极缓变掺杂区； 位于半导体衬底内部的漏极缓变掺杂区；
位于有源区之上的栅极结构；
位于栅极与有源区之间的层间介质层；
以及位于介质层内部的金属接触；
进一步地，所述源极缓变掺杂区包括源极掺杂区和浅掺杂源区；所述漏极缓变掺杂区包括漏极掺杂区、浅漏掺杂区，以及圆形开口 ；所述开口的下半部分嵌在漏区中呈圆形或椭圆形，并填有氧化物介质；所述栅结构由栅绝缘层(6a)和栅极材料层组成；所述源极缓变掺杂区和栅极具有部分交叠，漏极缓变掺杂区紧贴栅极的边缘。
[0012]本发明实例还提供了 LDMOS结构制造方法，包括:
提供半导体衬底；
利用掩模进行离子注入，形成源极缓变掺杂区；
在所述半导体表面形成栅极；
在所述半导体表面形成开口；
利用掩模进行离子注入，以在所述开口处形成漏极缓变掺杂区，所述掩模图形至少暴露所述开口，所述漏极缓变掺杂区环绕所述开口 ；
在所述漏极缓变掺杂区内形成漏区；
在所述源极缓变掺杂区内形成源区；
在所述半导体表面形成氧化物介质；
在所述半导体层间介质层内形成金属接触。
[0013]进一步地，所提供的半导体衬底为绝缘体上硅(SOI);所述栅极形成后，还包括形成浅掺杂漏区、漏极掺杂区以及形成浅掺杂源区、源极掺杂区的步骤；形成所述漏极缓变掺杂区后，在所述开口内填充氧化物，以形成氧化物隔离结构；形成所述层间介质层后，在所述漏区、源区、栅极上方的层间介质层内形成接触孔。
[0014]本发明的SOI功率LDMOS场效应晶体管结构，其漏极和栅极之间的漏极缓变区包含一个圆形的开口，经过离子注入之后成为一个往衬底较深处具有凸出部的掺杂区域，使得漂移区的电势可沿着凸出的弧形变化，即增加了电势变化的路径。也就是说，利用本发明LDMOS场效应晶体管的设计可以在不增大漏极缓变区在衬底表面所占用的水平宽度，也即不增大芯片面积的情况下，提高了 LDMOS场效应晶体管的击穿电压。
【附图说明】
[0015]图1为现有技术中LDMOS器件的结构示意图；
图2至图9为本发明提供的具有圆形开口的SOI功率LDMOS器件的工艺流程图。
【具体实施方式】
[0016]下面将参照附图对本发明的示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。
[0017]步骤1:提供半导体衬底。
[0018]所提供的衬底为SOI结构，如图2所示，包括晶向为〈100〉的衬底10，以及介质埋层20。与传统的MOSFET相比，SOI结构的功率半导体器件具有寄生效应小、泄漏电流小、集成度高、抗辐照能力强以及无可控硅自锁效应等优点。
[0019]步骤2:利用掩模进行离子注入，源极缓变掺杂区。
[0020]在所述衬底上形成光刻胶，所述光刻胶暴露出所述源极区域。然后进行离子注入，形成P型源极缓变掺杂区30，如图3所示。离子注入之后还要进行扩散。