单片集成光电元件的装置的制造方法
【专利说明】单片集成光电元件的装置
[0001]对于相关申请的交叉引用
[0002]本发明是于2012年10月1日提交的美国临时申请案N0.61/708,598的非临时申请，并要求其优先权，该案出于所有目的以引用的方式全文并入本文中。
技术领域
[0003]所公开的发明总体上涉及硅集成光电子元件的领域。更具体地，所述的方法涉及与ASIC、驱动器、电源或其他控制电路单片集成的在硅上的传感器和光学发射器的制造和封装。
【背景技术】
[0004]各种类型的传感器和光学发射器的阵列常用在多个消费者和工业应用中。这样的阵列通常需要三种不同的基本组件。光检测器用于测量来自外部世界的信号，并且测量来自一个或多个耦合的发光源的信号。光发射器用于提供用于上述检测器的电磁信号，例如实现反射和距离信息的收集。最后，需要具有ASIC、电源和/或驱动器组件形式的控制电路来实现检测器和发射器的运行、来自此类检测器的输出的信号处理和与外部处理器或电路的通信。
[0005]用于制造传感器的阵列的现有方法涉及多个独立的制造过程:用于检测器的一个过程、用于光发射器的一个过程和用于产生控制电路或ASIC的最少一个过程。应当注意，在许多情况下，用于控制和通信的逻辑电路以及电源电路和驱动器电路都是需要的。在这些情况下，经常使用一个以上的过程来制造分立电路芯片来支持实现最后的光电模块的功能。所公开的发明提供了一种方法，用于在Si技术中通常使用的单个硅芯片上在一个过程流中制造包括光发射器和电子电路组件在内的所有所需的光电组件。
[0006]多个独立的制造处理的需要导致用于每一个期望的传感器阵列的多个硅晶片的处理。虽然本身不是、也不存在基本的工程问题，但是由于单个组装件就需要处理多个晶片，所以专门类型的晶片的数量就少。由于需要的几种专业类型的晶片类型的数量少，降低了经济规模，无法实现大批量生产线生产，因此增大了每一个传感器组装件的制造成本。所公开的发明通过下述方式来解决该问题:提供一种用于在单个硅衬底上将任意数量的所要的传感器和电路一起制造为单个芯片模块的装置，实现在制造期间的单个晶片类型的较高容量并且增益经济规模。
[0007]由分立的光电元件和电子电路组件构成的传统传感器组装件需要用于每一个装置的独立的半导体封装或者是作为多芯片模块的包括所有分立组件的单个封装。所有的组件必须适当地彼此对齐，根据需要彼此光学地分离，并且经由引线键合彼此连接。作为封装工艺的一部分，每一个传感器组件需要具有适当材料的“窗口”，以使得它们通过光与外部世界进行通信。封装要求的所有这些方面都会增大封装本身的成本和复杂度。所公开的发明用于通过提供一种用于在单个硅芯片上制造所有所需的光电和电子电路元件的方法来降低组装成本。另外，所公开的发明通过实现所制造出的传感器电路阵列的晶片级封装来降低组装成本。本发明的目标之一是提供一种集成任意数量的光电元件和电子电路元件的方法，并使得关于最终组装件的组装成本最小化。另外，因为芯片的较小的大小、芯片组件的较高灵敏度和较高集成度，使得可以实现新的功能性。
[0008]本发明的另一个目标是实现包括在单个硅芯片中集成包括从UV至红光谱范围的光发射器的光电组件和电子电路的单片集成，以便实现在功能上的显著增加和可以制造的终端应用的显著增加。
【发明内容】
[0009]本专利公开了一种用于在单个硅衬底上制造光电和电子组件结构的方法。该方法大体适用于需要光检测器、光发射器和控制电路的集成的任何产品的制造。该所公开的方法尤其适用于在诸如移动手机和平板计算机的消费型产品中以及用于诸如智能固态照明的一般照明应用的单片集成的单芯片环境光和近距离传感器的制造。另外，此类发射器和传感器的组合还适用于作为光至电和电至光的收发器装置的照明LAN的实现。
[0010]在最一般的形式中，所公开的方法由一组处理步骤组成，所述一组处理步骤用于实现在同一硅衬底上的II1-V化合物半导体膜的并行和/或串行制造，在该硅衬底上，还能制造更多传统的杂质扩散的p-1-n光电二极管、外延硅p-1-n光电二极管和CMOS或双极电路元件。
[0011]该方法涉及具有(100)、(111)或(110)的晶体取向的硅晶片形式的原始材料。
[0012]在此原始衬底上执行几个过程模块，模块被命名如下:活化、囊封、外延、植入、沉积、晶片级封装和CMOS。
[0013]活化:
[0014]该模块的目的是在衬底表面上以所要的物理布局来产生II1-V发射器和检测器结构。该衬底具有在前和后表面上沉积的适当的电介质材料的膜以作为掩模来限定用于随后的ii1-v化合物半导体异质外延膜沉积的“活化”区域。适当的电介质材料的实例包括但是不限于Si02、SiN和S1N。用于沉积这样的膜的一种常用技术是低压化学气相沉积(LPCVD)。使用传统的光刻技术，涉及光致抗蚀剂的施加、对于适当的光源的曝光和光致抗蚀剂的后续显影，来限定用于II1-V沉积的所要区域。使用包括但是不限于B0E溶液的传统电介质湿蚀刻化学技术或诸如RIE或ICP的氧化物和氮化物干蚀刻技术来去除在图案化的区域中的电介质掩模层，以产生适合于随后的ii1-v化合物沉积的暴露的一个或多个Si表面。在具有(111)或(110)晶体取向的硅衬底的情况下，通过电介质蚀刻暴露的图案化的Si(lll)表面适合于沉积所要的II1-V化合物半导体膜。对于Si(100)取向的原始材料的情况，使用湿或干蚀刻技术来产生Si (110)取向的表面或Si(lll)取向的表面，以促进II1-V化合物沉积。对于光电组件优选的一种特定的II1-V膜是GaN，其可以使用M0CVD (金属有机化学气相沉积)(仅列出一个实例)的技术来被沉积在Si (110)或Si (111)上。在这个阶段，执行化合物半导体膜沉积。膜生长条件经选择以最小化在电介质掩模层上的沉积，并且保证在暴露的和制备的一个或多个硅表面上的异质外延沉积。如在本领域中所了解，在使用M0CVD作为沉积技术的情况下，使用适当的成核缓冲层。此类缓冲层可以由A1N或具有诸如SiN和TiN的附加层的A1N构成。无论如何，随后沉积II1-V化合物薄膜，其中，它们的掺杂剂类型和掺杂水平经过选择，并且膜成分和膜的总数目也经过选择，以实现所要的最终的光电组件，该最终的光电组件可以是发光二极管、呈二极管或二极管激光器形式的用于光发射的多量子阱结构、用于吸收光和提供或调制电信号的p-1-n光电二极管结构，或者甚至是用于切换光信号的基于多量子阱结构的自动电光效应器件。
[0015]不论所制造的所要的结构为何或者所选择的化合物半导体沉积技术为何，在沉积完成之后，通过适当的化学机械抛光(CMP)工艺来处理晶片。该CMP会去除在掩模电介质层上出现的ii1-v化合物的任何寄生多晶或非晶沉积，并且在掩模电介质层上停止，从而制备出用于下游过程的衬底。
[0016]外延:
[0017]该模块的目的是沉积具有适当的n型、p型和本征掺杂水平的多个单晶硅外延层，以制造外延硅沉积的光电检测器结构。在被设计来用于化学气相沉积(CVD)处理的特定炉中，通过CVD来进行硅外延生长。
[0018]植入:
[0019]该模块的目的是将器件上的将要制造晶体Si植入扩散掺杂剂的p_n或p-1-n光电二极管的任何区域适当地图案化，并且完成“深”离子植入以产生此类器件对于高效运行所需的大的耗尽区。使用光致抗蚀剂的旋涂、曝光和烘烤的传统光刻技术在晶片表面上图案化出被扩散的光电二极管结构的所要的形状和大小。通过使用适当的RIE或ICP干蚀刻工艺来蚀刻电介质掩模/隔离层，使得硅表面被暴露以促进离子植入。由于光致抗蚀剂仍然存在于晶片表面，进行n型补偿离子植入以形成二极管结构的“n”和“i”区域。对于此步骤可以使用通常用于形成传统CMOS或双极工艺的n阱的几种掺杂剂种类中的任何一种，并且以P和As作为两种最常见的实例。使用溶剂清洁来从晶片表面去除光致抗蚀剂。使用RTP步骤来活化植入的掺杂剂物种，或者如果需要掺杂剂的某种扩散以将最后的轮廓成形，则可以通过传统的扩散炉步骤来活化植入的掺杂剂物种。
[0020]囊封:
[0021]该模块的目的是向沉积的II1-V活化器件结构提供任何所需的薄膜接触金属化，从晶片表面去除污染物，并且囊封必要的表面和结构以用于CMOS生产线兼容性。提供用于接触到II1-V材料的最佳欧姆电性能的金属和材料一般难以使用传统的CMOS制造技术来蚀刻和图案化，并且因此，使用光致抗蚀剂剥离工艺来图案化具有接触结构的器件区域，同时掩蔽晶片的所要的开放区域以防金属沉积。晶片被使用光致抗蚀剂适当地光刻图案化，该光致抗蚀剂之前已经被烘烤来提供对于金属沉积环境的抗性。以高真空工艺来沉积所要的接触膜，并且以电子束蒸发和物理气相沉积(PVD)作为两种常见技术的实例。在GaN合金的情况中，通常使用的接触膜堆叠包括大约5nm的Ni，该Ni被大约15nm的Au覆盖，最后被15nm的Ti的顶层加盖。根据特定的应用要求、装置结构和II1-V化合物成分的选择，可以选择其他种类的金属，对于所选接触膜堆叠的复杂度也可以是任意的。其他候选金属的一些实例包括但是不限于:Co、T1、Pd和Pt。在接触沉积之后，通过将图案化的晶片置于适当的搅动的溶剂浴内，以将光致抗蚀剂从晶片表面溶解掉，来进行剥离处理，因此去除在光致抗蚀剂膜的表面上存在的接触金属，并且仅留下化学地键合到II1-V化合物半导体膜的金属。在剥离完成之后，将晶片退火以使所选择的接触金属成为合金，并且保证良好的电接触性能。
[0022]接下来，将晶片浸入在包含适当的湿式化学剂的浴中，以选择性地去除电介质掩模层，而不蚀刻II1-V膜、接触金属或底层的硅衬底。该湿式化学剂可以是现成的BOE混合物或定制浓度的HF水溶液，仅列出两个适当的实例。通过湿式化学剂的原始电介质掩模层的去除也去除了与II1-V沉积工艺和接触金属工艺两者相关联的污染物。这样的污染物将干扰用于MOSFET、MOS电容器、扩散的光电二极管和需要硅衬底电属性的精确调制以实现装置功能的任何其他CMOS或双极结构的n阱和p阱结构的制造。在大块浴浸入完成之后，然后通过传统的栅极氧化物清洁工艺来处理晶片，并且其典型设备是单晶片旋涂工具，该工具在每一个单独的晶片表面上喷洒所要的清洁溶液和H20冲洗液。
[0023]接下来，根据所要的应用，执行两个可能步骤之一。在一种情况下，可以(比如通过LPCVD)使用诸如Si02S SiN的适当的电介质膜将晶片再一次囊封在前和后表面上。在另一个情况下，仅将晶片的前侧在其表面上沉积电介质膜，以Si02、SiN或S1N作为适当的候选膜，并且诸如等离子体增强化学气相沉积(PECVD)或高密度等离子体CVD法(HDP)的传统技术作为适当的沉积技术的实例。该步骤的目的是将ii1-v装置结构层相对于工厂环境化学地密封。这防止了 ii1-v化合物物种污染其中掺杂剂植入和扩散将用于制造光电二极管或CMOS器件结构的晶片表面的部分。它也大体防止了 II1-V化合物物种与交叉生产线的交叉污染，因为这将降低在同一制造线上并行地运行的其他CMOS工艺的产量。
[0024]CMOS
[0025]该模块的目的是实现对于最终的集成组件的功能所需的任何ASIC、驱动器、电源或其他传统的基于晶体管的装置所需的CMOS电路。CMOS工艺是在本领域中的普通技术人员已知的明确定义的技术。因此，除了用于制造光电结构所需的那些特定步骤之外，将不提供这个工艺部分的详细说明。
[0026]在传统CMOS生产线的p阱形成过程步骤期间制造p_n或p_i_n光电二极管的“p”区域。针对在装置表面的所需的图案布局、关键尺寸和区域适当选择光刻掩模来实现该结构。
[0027]通过最终的金属化和互连步骤，根据每条所选择的设计规则，来继续CMOS处理。
[0028]在最后的金属化步