一实施例的半导体装置的示意性平面示图，其中图2A是电路基板的上表面侧的示意性平面示图，而图2B是电路基板的下表面侧的示意性平面示图。图2A和2B是从垂直于绝缘层11的上表面(或下表面)的方向观察的电路基板10的示图。
[0029]如在图2A中所示，在电路基板10的上表面侧上设置多个过孔14。多个过孔14从绝缘层11的上表面穿通到下表面。由附图标记23围绕的矩形区域是用于半导体元件20的元件安装区域23。在元件安装区域23中和/或元件安装区域23外部设置多个过孔14。形成第一互连层的多个互连12设置在元件安装区域23外部。从元件安装区域23中的过孔14到第一互连层12设置延长线18。延长线18是半导体元件20的信号线、地互连等。延长线18是铜(Cu)薄片、包含银(Ag)和/或铜(Cu)的导电膏等。
[0030]如在图2B中所示，多个外部连接端子17以垂直和水平行设置在电路基板10的下表面侧上。多个外部连接端子17中的每个经由过孔14电连接到上表面侧上的延长线18。即，外部连接端子17经由第二互连层13、过孔14和延长线18电连接到第一互连层12。虽然在图1中示出的第二互连层13未在图2B中示出，但是第二互连层13实际上与外部连接端子17接触(见图1)。
[0031]在半导体装置I中，由在数量上小于所述多个外部连接端子17的多个外部连接端子17构成的组可以变为地电位。例如，在半导体装置I安装在安装基板100上之后，外部连接端子17中的一些通过设置在安装基板100中的地互连而变为地电位。在附图中，可以变为地电位的外部连接端子由附图标记17g表示并且被称为外部连接端子17g。换句话说，由在数量上小于形成第二互连层的所述多个互连13的形成第二互连层的多个互连13构成的组可以变为地电位。而且，与外部连接端子17g接触的第二互连层13可以变为地电位。
[0032]在图2B中，变为地电位的外部连接端子17g (或与外部连接端子17g接触的第二互连层13)分别位于元件安装区域23的四个拐角处。换句话说，外部连接端子17g(或与外部连接端子17g接触的第二互连层13)中的每个都位于半导体元件的拐角处。
[0033]在电路基板10中，设置由在数量上小于设置在电路基板10的整个主表面上的所述多个过孔14的多个过孔14构成的组，以便在电路基板10的侧表面1w处将它们暴露。设置在侧表面1w处的多个过孔14中的每个都通过制造过程中使用的划片刀片而在电路基板10的侧表面处被切割，并且都具有暴露的表面。在半导体装置I中，将设置在侧表面1w处的多个过孔14中的每个的暴露表面和导电屏蔽层40连接。
[0034]延长线19从变为地电位的外部连接端子17g (或与外部连接端子17g接触的第二互连层13)延伸。延长线19是铜(Cu)薄片、包含银(Ag)和/或铜(Cu)的导电膏等。
[0035]延长线19还连接到设置在侧表面1w处的多个过孔14中的一些上。在图2B中，连接到延长线19的过孔由附图标记14g表示并且被称为过孔Hg。因此，设置在电路基板10的侧表面1w处的多个过孔14g可以变为地电位。
[0036]在半导体装置I中，外部连接端子17g (或与外部连接端子17g接触的第二互连层13)中的每个都电连接到多个过孔14g中的每个上，所述多个过孔14g是设置在侧表面1w处的过孔14的另外一部分；因此，导电屏蔽层40可以变为地电位。S卩，在半导体装置I中，在导电屏蔽层40和地电位之间设置多个触点。为过孔14g提供地电位的延长线19可以设置在电路基板10的上表面侧上。
[0037]变为地电位的外部连接端子17g(或与外部连接端子17g接触的第二互连层13)的数量和布置不受限于以上描述的示例。以下描述另一个示例。
[0038]图3A和3B是根据第一实施例的半导体装置的示意性平面示图，其中图3A是第一改型示例的电路基板的示意性平面示图，而图3B是第二改型示例的电路基板的示意性平面示图。图3A和3B示出电路基板10的下表面侧。
[0039]在图3A示出的电路基板10中，变为地电位的外部连接端子17g(或与外部连接端子17g接触的第二互连层13)中的每个都位于元件安装区域23—侧的中央部分中。换句话说，外部连接端子17g (或与外部连接端子17g接触的第二互连层13)中的每个都位于半导体元件20的相邻拐角之间。
[0040]延长线19从变为地电位的外部连接端子17g (或与外部连接端子17g接触的第二互连层13)延伸。延长线19还连接到设置在侧表面1w处的多个过孔Hg。过孔14g连接到导电屏蔽层40。
[0041]在图3B示出的电路基板10中，将图2B的结构和图3A的结构结合。S卩，变为地电位的外部连接端子17g (或与外部连接端子17g接触的第二互连层13)中的每个都位于半导体元件20的拐角处和/或相邻拐角之间。
[0042]将相邻的外部连接端子17g(或与外部连接端子17g接触的相邻的第二互连层13)之间的距离调节为不超过半导体元件20等发射的电磁噪声波长的一半。
[0043]接下来，描述半导体装置I的制造过程。
[0044]图4A到4D是用于描述根据第一实施例的半导体装置的制造过程的示意性截面图。
[0045]首先，如在图4A中所示，形成单片化(fragmentat1n)前的半导体装置I。在该阶段，电路基板10处于切割前的状态中，并且多个半导体装置I被连接。
[0046]然后，将划片刀片90沿着划片线DL插入电路基板10中。在该阶段，执行所谓的半划片，并且防止划片刀片90到达电路基板10的下表面侧。S卩，在接近划片线DL的过孔14的深度方向上在中途停止划片刀片90的插入，并且过孔14使通过在电路基板10的深度方向上进行切割而获得的其切割表面暴露。在图4B中示出该状态。
[0047]过孔14的切割表面并非必须位于过孔14的中央，并且过孔14的一部分包括在切割表面中。为了增加过孔14和导电屏蔽层40之间的接触面积，过孔14的切割表面优选地接近过孔14的中央。
[0048]然后，将密封树脂层30固化，并且随后将导电屏蔽层40放置在如图4C中所示的密封树脂层30上。导电屏蔽层40也被掩埋在通过半划片形成的凹槽90h中。
[0049]通过例如转移方法、丝网印刷方法、喷洒施加方法、喷射式点胶方法、喷墨方法、气溶胶方法、无电镀覆方法、电解镀覆方法、溅射方法、蒸镀方法等执行导电屏蔽层40的形成。
[0050]通过在凹槽90h中掩埋导电屏蔽层40，导电屏蔽层40与过孔14的切割表面接触。之后，根据需要将导电屏蔽层40固化。
[0051]然后，如在图4D中所示，执行用于单片化的划片以形成半导体装置I。
[0052]现在将描述半导体装置I的效果。
[0053]图5A和5B是用于描述屏蔽电磁噪声的效果的仿真结果。
[0054]图5A的水平轴线表示从半导体元件20等发射的噪声频率(MHz)，而垂直轴线表示屏蔽效果(dB)。图5A的线⑴至(4)是分别基于图5B的图案⑴至(4)计算的仿真结果O
[0055]在图案⑴中，以电气连续性将一个外部连接端子17g连接到导电屏蔽层40。即，导电屏蔽层40与地电位接触的位置的数量为I。
[0056]在图案⑵中，除了图案⑴之外，以电气连续性将设置在半导体元件20的拐角(4个拐角)处的另外的外部连接端子17g连接到导电屏蔽层40。S卩，导电屏蔽层40与地电位接触的位置的数量为5。
[0057]在图案(3)中，除了图案⑴之外，以电气连续性将设置在半