用于cmos器件离子注入光学修正的测试结构及方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种用于CMOS器件离子注入光学修正的测试结构及方法。
【背景技术】
[0002]互补型金属氧化物半导体(ComplementaryMetal Oxide Semiconductor, CMOS)是现代半导体集成电路技术的基础，组成数字集成电路的最基本单元。CMOS是NMOS晶体管和PMOS晶体管的一种有机组合，构成逻辑器件，其优点在于仅有逻辑状态转换时，才会产生大电流，而在稳定的逻辑状态下，只有极小的电流通过，因此能够大幅减小逻辑电路的功耗。
[0003]在CMOS制造过程中，离子注入工艺起着重要作用，对于器件的性能、可靠性等有决定性的影响。离子注入的主要应用包括CMOS阱的形成、阈值调整注入、场注入、源漏注入、隔离注入、材料改性注入、SOI埋层注入等。随着器件尺寸微缩，需要更精确地控制各个器件的性能，对离子注入的工艺要求逐渐增加，离子注入的步骤随之增多，超浅结注入和同层多次离子注入成为当前的主要趋势与挑战。
[0004]离子注入层光刻工艺主要用于提供离子注入的掩膜版，即使用光刻胶作为离子注入层的掩蔽物，使用光刻胶进行覆盖掩蔽晶圆上不需要离子注入的区域，同时，显影去除掉需要离子注入的区域上的光刻胶。随着技术节点的不断降低，，离子注入层光刻图形线宽关键尺寸越来越小，特征尺寸已经接近甚至小于光刻工艺中所使用的光波波长，光学系统的有限分辨率造成的光学临近效应的影响，造成的掩膜版上的图形在转移到晶圆上后发生图形偏差，特别在图形相互邻近的部分，由于光波干涉和衍射作用明显，图形偏差会相对更大，例如在线段顶端和图形拐角处，线宽发生变化、转角圆化、线长缩短等变形和偏差更加明显，直接影响器件性能和产品良率。为了消除这种误差和影响，需要对光掩膜图形进行预先的光学临近效应修正(Optical Proximity Correct1n，0PC)，来弥补光学临近效应。OPC通过对要形成的图形在掩膜版上进行修正，来弥补光刻工艺中的图形变形使得转移到晶圆上的图形与预期图形基本符合。
[0005]传统的在线监控离子注入层掩膜版OPC修正效果的方法是通过监测修正后的掩膜版图形中的离子注入区结构的关键尺寸，来监控光学临近效应修正程序对离子注入层图形的预测准确性误差，当光学临近效应修正程序的预测不准确时，及时对光学临近效应修正程序参数进行调整，从而保证OPC修正效果。然而，随着离子注入区的线宽越来越小，离子注入的掩膜版图形自身的特征尺寸(CD)和图形之间的间距不断缩减，使得掩膜版图形中的关键尺寸的监控误差越来越大，最终导致这种传统的在线监控光学修正效果的方法不能满足更小尺寸的CMOS器件制造的要求。
【发明内容】
[0006]本发明的目的在于提供一种用于CMOS器件离子注入光学修正的测试结构及方法，能够通过电学特性测试结果来验证光学修正的优化效果。
[0007]为解决上述问题，本发明提出一种用于CMOS器件离子注入光学修正的测试结构，在CMOS器件前道工艺结构基础上形成，所述CMOS器件前道工艺结构包括形成在衬底中的NMOS管有源区、PMOS管有源区、N型离子注入层、P型离子注入层，所述测试结构包括:从NMOS管有源区引出的第一测试引脚、从P型离子注入层引出的第二测试引脚、从PMOS管有源区引出的第三测试引脚，以及从N型离子注入层引出的第四测试引脚；在测试所述P型离子注入层的隔离能力时，第一测试引脚接正电位，第四测试引脚接零电位，在测试所述N型离子注入层的隔离能力时，第三测试引脚接负电位，第二测试引脚接零电位。
[0008]进一步的，所述N型离子注入层的离子注入为N型离子的阱注入、阈值调整注入、场注入、源漏注入、隔离注入、材料改性注入或SOI埋层注入，所述P型离子注入层的离子注入为P型离子的阱注入、阈值调整注入、场注入、源漏注入、隔离注入、材料改性注入或SOI埋层注入。
[0009]进一步的，所述CMOS器件为SRAM，所述CMOS器件为SRAM，所述NMOS管有源区包括下拉NMOS管的有源区和传输门NMOS管的有源区，所述PMOS管有源区包括上拉PMOS管的有源区。
[0010]进一步的，第一测试引脚、第二测试引脚、第三测试引脚和第四测试引脚每个测试引脚均通过通孔和金属引线引出。
[0011]本发明还提出一种用于CMOS器件离子注入光学修正的测试方法，包括:
[0012]提供一具有前道工艺结构的CMOS器件，所述前道工艺结构包括形成在衬底中的NMOS管有源区、PMOS管有源区、N型离子注入层、P型离子注入层；
[0013]从所述NMOS管有源区引出第一测试引脚，从所述P型离子注入层引出的第二测试引脚，从所述PMOS管有源区引出第三测试引脚，从所述N型离子注入层引出第四测试引脚；
[0014]对所述CMOS器件中相应的离子注入层进行光学修正，同时对光学修正进行优化，包括:将第一测试引脚接正电位，第四测试引脚接零电位，来监测所述P型离子注入层的隔离能力，以对所述P型离子注入层的光学修正进行优化；和/或，将第三测试引脚接负电位，第二测试引脚接零电位，来监测所述N型离子注入层的隔离能力，以对所述N型离子注入层的光学修正进行优化。
[0015]进一步的，若第一测试引脚与第四测试引脚之间的漏电流小于第一设定值，则所述P型离子注入层的光学修正的预测准确性达到工艺要求；若第二测试引脚与第三测试引脚之间的漏电流小于第二设定值，则所述N型离子注入层的光学修正的预测准确达到工艺要求。
[0016]进一步的，所述N型离子注入层的离子注入为N型离子的阱注入、阈值调整注入、场注入、源漏注入、隔离注入、材料改性注入或SOI埋层注入，所述P型离子注入层的离子注入为P型离子的阱注入、阈值调整注入、场注入、源漏注入、隔离注入、材料改性注入或SOI埋层注入。
[0017]进一步的，所述CMOS器件为SRAM，所述CMOS器件为SRAM，所述NMOS管有源区包括下拉NMOS管的有源区和传输门NMOS管的有源区，所述PMOS管有源区包括上拉PMOS管的有源区，所述N型离子注入层为N阱，所述P型离子层为P阱。
[0018]进一步的，第一测试引脚、第二测试引脚、第三测试引脚和第四测试引脚每个测试引脚均通过通孔和金属引线引出。
[0019]与现有技术相比，本发明提供的用于CMOS器件离子注入光学修正的测试结构和方法，保留了 CMOS器件晶圆结构的原型，能够真实地模拟CMOS环境对离子注入层的影响，例如:尺寸、形状、图形密度、周边环境等，同时能够通过各个测试引脚来测试离子注入层的电学特性，来更直观地验证光学修正对离子注入层的优化效果，即监控光学修正对离子注入层的隔离能力的影响，避免了版图的图形密度对离子注入层光学修正的不利影响。
【附图说明】
[0020]图1是本发明具体实施例的用于SRAM器件离子注入光学修正的测试结构的示意图；
[0021]图2是本发明具体实施例的用于SRAM器件离子注入光学修正的测试方法的流程图。
【具体实施方式】
[0022]为使本发明的