一种内嵌式触控面板的阵列基板及其制造方法
【技术领域】
[0001]本发明涉及一种触控面板，尤其涉及一种内嵌式触控面板的阵列基板以及该阵列基板的制造方法。
【背景技术】
[0002]在现有技术中，薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay, TFT-1XD)包括下基板、形成于下基板上的薄膜晶体管、与下基板相对设置的上基板、形成于上基板上的彩色滤光层(诸如红色滤光片、绿色滤光片和蓝色滤光片)、以及密封于上下两基板间的空隙的液晶层。薄膜晶体管的作用相当于一个开关管。一般来说，首先在玻璃基板上制作半导体层，该半导体层的两端有与之相连接的源极(Source)和漏极(Drain)，然后通过栅极绝缘层和半导体层相对设置有栅极(Gate)，从而利用施加于栅极的电压来控制源极和漏极之间的电流大小。
[0003]另一方面，当今市场上的触控面板可分为外挂式(on-cell)和内嵌式(in-cell)两种:外挂式是将触控感测器制作于彩色滤光片的表面，将触控感应器加上玻璃做成触控面板模组，然后再与薄膜晶体管液晶显示器(TFT-LCD)面板模组贴合。内嵌式是将触控感测器制作于面板结构中，直接把触控感应器置于薄膜晶体管液晶显示器面板模组中，触控功能整合于显示器内，不必再外挂触控面板，因此其厚度也较外挂式触控面板轻而薄。
[0004]现有的内嵌式触控面板的一种设计结构是利用一金属连接层来传递触控信号，该金属连接层包括多条彼此平行的金属连接线，用以电连接不同的触控传感器的输出焊垫(sensor pad)。为了不影响像素开口率，该金属连接层一般设置于第二金属层以及共通电极层的上方，如此一来，在金属连接层与共通电极层之间会存在很大的负载(RC loading),该负载将影响金属连接线所传递的触控信号的准确性。针对上述困扰，现有技术中的一种解决方案是在于，利用第一绝缘层来降低层间负载，从而减少金属连接层和共通电极层彼此间的信号干扰，同时利用第二绝缘层来隔开像素电极与共通电极，然而，第一绝缘层和第二绝缘层的厚度之和将使得面板的像素存储电容(即，像素电极与共通电极之间的电容)变小，影响了显示器的光学特性。例如，第一绝缘层与第二绝缘层的厚度相加为2750埃或3500埃(I埃等于10纳米)时，像素存储电容对应减少至48fF或38fF，而一般显示产品所建议的电容规格为75fF，因此现有的内嵌式触控面板结构会严重影响产品的显示品质。
[0005]有鉴于此，如何设计一种内嵌式触控面板的阵列基板，或者对现有的内嵌式触控面板进行改进，以降低RC负载并增加像素存储电容的数值，从而克服现有技术中的上述缺陷，是业内相关技术人员亟待解决的一项课题。
【发明内容】
[0006]针对现有技术中的内嵌式触控面板所存在的上述缺陷，本发明提供了一种新颖的内嵌式触控面板的阵列基板及其制造方法。
[0007]依据本发明的一个方面，提供了一种内嵌式触控面板的阵列基板，包括:
[0008]—第一导电层，包括一走线区域和一存储电容区域；
[0009]—第一绝缘层，位于所述第一导电层的上方；
[0010]一金属连接层，位于所述第一绝缘层的上方且对应于所述走线区域设置；
[0011]—第二绝缘层，位于所述第一绝缘层的上方且对应于所述存储电容区域设置；以及
[0012]—第二导电层，位于所述第二绝缘层的上方，
[0013]其中，所述金属连接层与所述第一导电层的走线区域藉由所述第一绝缘层隔开，所述第二导电层与所述第一导电层的存储电容区域藉由所述第二绝缘层隔开。
[0014]在其中的一实施例，所述第二绝缘层还用以覆盖所述第一绝缘层以及所述金属连接层。
[0015]在其中的一实施例，所述第一绝缘层和所述第二绝缘层为不同介电常数的材质。
[0016]在其中的一实施例，所述第一绝缘层的厚度大于所述第二绝缘层的厚度。
[0017]在其中的一实施例，所述金属连接层与所述第一绝缘层被配置为阶梯形状。
[0018]在其中的一实施例，所述第一绝缘层的线宽大于所述金属连接层的线宽且小于所述第一导电层的线宽。
[0019]在其中的一实施例，所述第一导电层为一共通电极层，所述第二导电层为一像素电极层。
[0020]依据本发明的另一个方面，提供了一种内嵌式触控面板的阵列基板的制造方法，包括以下步骤:
[0021]形成一多晶硅层和一栅极绝缘层，其中，所述多晶硅层包括一走线区域和一存储电容区域；
[0022]形成一 P型薄膜晶体管的栅极于所述存储电容区域；
[0023]形成一 N型薄膜晶体管的栅极于所述走线区域，其中，所述N型薄膜晶体管具有一轻掺杂漏区(Lightly Doped Drain，LDD)结构；
[0024]形成一第二金属层，用以定义所述P型薄膜晶体管和所述N型薄膜晶体管各自的源极和漏极；
[0025]形成一平坦层于所述第二金属层的上方，并沉积一图案化的第一导电层于其上作为一共通电极层；
[0026]依次形成一第一绝缘层和一金属连接层于所述第一导电层的上方且对应于所述走线区域；以及
[0027]形成一第二绝缘层于所述第一导电层的上方且对应于所述存储电容区域，并沉积一图案化的第二导电层于其上作为一像素电极层，其中所述金属连接层与所述共通电极层藉由所述第一绝缘层隔开，所述像素电极层与所述共通电极层藉由所述第二绝缘层隔开。
[0028]在其中的一实施例，所述第一绝缘层和所述第二绝缘层具有不同的介电常数和/或不同的厚度。
[0029]在其中的一实施例，所述金属连接层与所述第一绝缘层被配置为阶梯形状，所述第一绝缘层的线宽大于所述金属连接层的线宽且小于所述第一导电层的线宽。
[0030]采用本发明的内嵌式触控面板的阵列基板，其第一导电层包括一走线区域和一存储电容区域，第一绝缘层形成于第一导电层的上方，金属连接层形成于第一绝缘层的上方且对应于走线区域设置，第二绝缘层形成于第一绝缘层的上方且对应于存储电容区域设置，第二导电层形成于第二绝缘层的上方，金属连接层与第一导电层的走线区域藉由第一绝缘层隔开，第二导电层与第一导电层的存储电容区域藉由第二绝缘层隔开。相比于现有技术，本发明将金属连接层与共通电极层透过第一绝缘层隔开，利用较厚的该第一绝缘层来隔绝触控信号与共通电压讯号，降低RC负载，并且将像素电极层与共通电极层透过第二绝缘层隔开，利用较薄的第二绝缘层来减小二者间的厚度，进而增加像素存储电容的电容数值，提高显示器的显示品质。
【附图说明】
[0031]读者在参照附图阅读了本发明的【具体实施方式】以后，将会更清楚地了解本发明的各个方面。其中，
[0032]图1示出现有技术中的一种内嵌式触控面板的阵列基板的结构示意图；
[0033]图2A示出现有技术中的另一种内嵌式触控面板的阵列基板的结构示意图；
[0034]图2B示出图2A的内嵌式触控面板的阵列基板的局部放大图；
[0035]图3A示出依据本发明的一实施方式，用于内嵌式触控面板的阵列基板的结构示意图；
[0036]图3B示出图3A的内嵌式触控面板的阵列基板的局部放大图；
[0037]图4示出依据本发明的另一实施方式，用于内嵌式触控面板的阵列基板的制造方法的流程框图；以及
[0038]图5A至图5H分别示出图4的内嵌式触控面板的阵列基板的制造方法的分解示意图。
【具体实施方式】
[0039]为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。
[0040]下面参照附图，对本发明各个方面的【具体实施方式】作进一步的详细描述。
[0041]图1示出现有技术中的一种内嵌式触控面板的阵列基板的结构示意图。参照图1，该阵列基板包括一第二金属层100、一平坦层102、一图案化的第一导电层104、一第一绝缘层106、一金属连接层108、一第二绝缘层110以及一图案化的第二导电层112。例如，第一导电层104和第二导电层112均采用氧化铟锡(ITO)材质制作而成，因而第一导电层104也可称为ITOl层，第二导电层112也可称为IT02层。
[0042]具体而言，平坦层102位于第二金属层100的上方。图案化的第一导电层104沉积于平坦层102的上方。第一绝缘层106形成于第一导电层104的上方并用来覆盖该第一导电层104。金属连接层108包括多条彼此平行的金属连接线(trace line)，用以传递触控信号并电性耦接不同的触控传感器的输出焊垫。如前文部分所述，为了不影响像素开口率，该金属连接层108设置于第二金属层100的正上方以及第一导电层104的上方。但是，这样的层间排布将会使得金属连接层108与第一导电层104之间存在很大的负载(RC loading)，该负载会严重影响金属连接线所传递的触控信号的准确性，导致面板的触控精度下降。
[0043]图2A示出现有技术中的另一种内嵌式触控面板的阵列基板的结构示意图，图2B示出图2A的内嵌式触控面板的阵列基板的局部放大图。
[0044]参照图2A和图2B，为了克服上述图1所指出的缺陷，现有技术中的一种解决方案是在于，在第一导电层104与第二导电层112之间设置层叠的第一绝缘层106和第二绝缘层110(如图2A中的虚线圈SI所示)。该方案利用第一绝缘层106来降低金属连接层108与第一导电层104之间的RC loading，从而减少金属连接层和第一导电层104彼此间的信号干扰。并且，利用第二绝缘层110来隔开第二导电层112与金属连接层108或第一导电层104。然而，由于第一导电层104与第二导电层112之间包括两个绝缘层，这两个绝缘层的厚度相加将使得面板的像素存储电容变小，进而影响了显示器的光学特性。如前文部分所述，若第一绝缘层106与第二绝缘层110的厚度相加为2750埃或3500埃时，像素存储电容对应减少至48fF或38fF。实验数据也证实，当第一绝缘层106的厚度为1750埃且第二绝缘层110的厚度为1000埃时，RC loading为676fF，存储电容为56fF，若此时的第一绝缘层106厚度从1750埃下降至1000埃，则存储电容增加至77fF