一种栅介质层的制备方法
【技术领域】
[0001]本发明涉及半导体集成电路制造技术领域，尤其涉及一种用于半导体MOS器件的制造工艺；更具体地说，涉及一种用于半导体MOS器件的制造工艺。
【背景技术】
[0002]随着半导体器件的尺寸持续缩小，应用于高性能逻辑器件的栅氧化层厚度被要求小于2nm，这导致了诸如界面陷阱电荷、栅介质隧穿漏电流以及可靠性等一系列的问题。这些问题在某种程度上被认为与薄膜中存在的未完全氧化的Si原子或与S1-S12界面处存在的界面态陷阱有关。
[0003]关于界面态的产生目前主要有两种合理的机制来解释:
[0004]①、基于氢键模型的机制:这种机制认为S1-S12界面附近的含氢键结构体由于捕获入射载流子的动能而发生氢原子的脱离，使原有的S1-H和S1-O-H键断裂，造成悬挂键的产生，并由此导致了界面态；
[0005]②、基于断键模型的机制:这种机制认为S1-S12界面附近的S1-Si键和由于结构不规则而存在内应力的S1-O键受到外来载流子的冲击而断裂，从而导致界面态产生。
[0006]此外，S1^ Si之间有一个S13^过渡层，该过渡层内有固定的正电荷，一般认为这里的正电荷与过渡层内过剩的硅原子有关。在过渡层内硅原子从晶格中脱离出来，但尚未完全与氧反应，通常在氧化出炉前采用高温氮气或氩气退火来降低此固定电荷。
[0007]近年来，一种称为原位水汽生长(ISSG)的新式氧化工艺逐步发展并在实际生产中得到了应用。这种工艺的原理是:在放置了硅(Si)片的反应腔体内通入初始反应气体(掺入少量4的O 2)，通过辐射式快速升温技术使Si片升温至800°C -1lOO0C。它反应所需的氧化气体是由HjP O2直接在Si片表面发生反应而生成的。在高温氛围下，Si片表面会发生类似于爆轰的化学反应，部分主要反应式如下:
[0008]H2+02— 2 OH
[0009]Η2+0Η — Η20+Η
[0010]02+H —OH+O*
[0011]H2+0* — OH+H
[0012]根据以上反应式，反应中产生大量具有氧化性的气相活性自由基，这些自由基包括活性氧原子(O*)原子氧、水分子(H20)以及OH基团等；随后，这些自由基参与了 Si片的氧化过程。由于O*具有极强的氧化作用，使最终得到的氧化薄膜体内缺陷减少，S1-Si02界面充分氧化，从而有效提高了薄膜的电学特性。由于ISSG工艺具有以上电学优点，目前它已被广泛应用于先进半导体器件栅介质膜的制作中。
[0013]请参阅图1，图1所示为现有技术中被半导体业界广泛接受的栅氧化膜(S1N)的制备工艺主要由三步组成:
[0014]步骤SI':采用原位水蒸汽氧化方法(In-Situ Steam Generat1nJI^IlSSG)在完成清洗步骤的晶圆上生长S12介质层；
[0015]步骤S2':米用氮气等离子体(DecoupledPlasma Nitridat1n，简称DPN)向 S12介质中掺杂氮；
[0016]步骤S3':采用高温退火工艺(Post Nitridat1n Anneal简称PNA)稳定N掺杂及修复介质中的等离子体损伤，以形成已改善栅氧化膜界面态的栅氧化膜。
[0017]在上述制备工艺中，主要通过PNA的高温退火工艺来修复ISSG热氧化方法生长S12介质层过程中产生的S1-H键和S-O-H键以及S1-S12界面附近发生的断裂键。
[0018]然而，当半导体技术进入45纳米时代以来，上述传统的改善栅氧化膜界面态的方法遇到了前所未有的挑战，即成膜后的热氧化处理工艺无法及时有效的改善栅氧化膜的界面态。因此，在45nm及其以下技术节点CMOS工艺的栅氧化层的制备过程中，有效的改善栅氧化膜的界面态是目前业界急需解决的问题。
【发明内容】
[0019]本发明的目的在于提供一种栅介质层的制备方法，该方法实时改善栅氧化膜界面态的方法，通过对基底同时执行热氧化操作和实时高温氮化热处理操作来及时有效的改善栅氧化膜的界面态。
[0020]为实现上述目的，本发明的技术方案如下:一种栅介质层的制备方法，所述方法包含下列步骤；
[0021]步骤S1:对已完成清洗的基底执行热氧化操作和实时高温氮化热处理操作，以形成具有稳定和均匀目标厚度的S1JI氧化膜；
[0022]步骤S2:通过等离子体氮化工艺对所述S1JI氧化膜进行氮的注入，使S1 2中的部分氧原子由氮原子取代形成S1-N键，从而将所述S1JI氧化层调整为具有一定氮浓度的S1N栅氧化膜；
[0023]步骤S3:采用高温退火工艺稳定N掺杂及修复介质中的等离子体损伤，以形成具有改善后的栅氧化膜界面态的S1JI氧化膜。
[0024]优选地，所述步骤SI中的热氧化操作和实时高温氮化热处理操作在RTP快速热处理工艺或Furnace垂直炉管工艺中依次进行；或者，所述热氧化操作在RTP快速热处理工艺完成，所述实时高温氮化热处理操作在Furnace垂直炉管工艺中进行；再或者，所述实时高温氮化热处理操作在RTP快速热处理工艺完成，所述热氧化操作在Furnace垂直炉管工艺中进行。
[0025]优选地，所述快速热处理工艺包括ISSG原位水蒸汽氧化步骤和/或RTO快速热氧化步骤。
[0026]优选地，所述步骤SI中的实时高温氮化热处理操作的温度范围为1000C -1lOOcC，反应时间范围为 5-120sec。
[0027]优选地，所述ISSG原位水蒸汽氧化步骤包括N2O ISSG原位水蒸汽氧化步骤，其反应气体为N2O和H2,和/或O2ISSG原位水蒸汽氧化步骤，其反应气体为02和H 2。
[0028]优选地，所述步骤SI中的高温氮化处理中的惰性气体为队或Ar中的一种，其流量为 5-50slm。
[0029]优选地，所述步骤SI中的高温氮化处理中的氧化性气体为02或N 20或NO，其流量为 0.l_20slm。
[0030]优选地，所述步骤&中S1N栅氧化层的等离子体氮化工艺包括DPN去耦等离子体氮化，RPN远程等离子体氮化和/或垂直扩散设备的NO、N2O或NH3的氮化处理工艺。
[0031]优选地，所述步骤S3中的高温退火工艺的温度范围为1000°C _1100°C，反应时间范围为5_120sec。
[0032]优选地，所述在所述步骤S3中的高温退火工艺的气体包含N2或者O 2或者N 2与O 2的混合气体。
[0033]从上述技术方案可以看出，本发明提出一种栅介质层的制备方法，其在热氧化形成S1jf氧化膜后引入实时高温氮化热处理工艺，以减少S1-S12W面产生S1-H键和S-O-H键的数量，促进氧化膜内部结构的应力释放以减少界面附近发生断裂键的可能，同时，引入适量的氧化性气体以消除纯氮化处理对栅介质层造成的损伤缺陷。实验结果表明，采用本发明所提供的方法能有效地减少栅氧化膜的界面态总电荷一个数量级或以上，并能有效地消除栅氧损伤缺陷。
【附图说明】
[0034]图1所示为现有技术中半导体业界广泛接受的S1N栅氧化膜的制备工艺流程示意图
[0035]图2为本发明栅介质层的制备方法的流程示意图
[0036]图3为本发明一种栅介质层的制备方法的对应过程示意图
【具体实施方式】
[0037]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0038]需要说明的是，本发明提出的技术方案关键点在于提供一种新的栅介质层的制备方法，该方法在45nm及其以下技术节点CMOS工艺的栅氧化层的制备过程中，实时有效的改善栅氧化膜的界面态，即通过对基底同时执行热氧化操作和实时高温氮化热处理操作来及时有效的改善栅氧化膜的界面态。为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
[0039]请参阅图2和图3，图2为本发明栅介质层的制备方法的流程示意图；图3为本发明一种栅介质层的制备方法的对应过程示意图。
[0040]如图3所示，本实施例中的栅介质层的制备方法，具体可以包括如下步骤:
[0041]步骤S1:对已完成清洗的基底执行热氧化操作和实时高温氮化热处理操作，以形成具有稳定和均匀目标厚度的S1JI氧化膜。
[0042]具体地，在本发明的实施例中，在基底执行热氧化操作(即热氧化)形成Si0