使用重组晶圆的半导体器件制造的方法和设备的制造方法
【专利说明】使用重组晶圆的半导体器件制造的方法和设备
[0001]本申请是申请日为2010年10月22日、申请号为201010533726.3以及发明名称为“使用重组晶圆的半导体器件制造的方法和设备”的发明专利申请的分案申请。
技术领域
[0002]本发明一般涉及半导体器件，并且更具体地，涉及使用重组晶圆(reconstitutedwafer)的半导体器件制造的方法和设备。
【背景技术】
[0003]晶圆级封装(WLP)指的是在晶圆级封装集成电路的技术，而不是在晶圆切割(dice)之后组装每个单独的单元的封装的传统工艺。WLP最接近于是真正的芯片尺度封装(CSP)技术。晶圆级封装在晶圆级集成了晶圆制造、封装、测试和预烧(burn-1n)，并且简化了生产工艺。晶圆级封装拓展了晶圆制造工艺以包括器件互连和器件保护工艺。WLP的使用已显著增长，这源于它在尺寸、性能、灵活性、可靠性和成本上胜过其他封装方法的优势。
[0004]WLP的难点之一在于接触部的数量和/或接触面积的限制。克服这些限制的方法会导致产品成本增加和/或可靠性变差以及成品率损失。因此，所需要的是用于倒装芯片封装的方法和设备，所述倒装芯片封装不仅节约成本而且允许有改进的接触构造(contactformat1n)。
【发明内容】
[0005]通过本发明的示意性实施例，这些及其他问题一般地被解决或被避免，而且技术优势一般地被获得。
[0006]本发明的实施例包括使用重组晶圆的半导体器件制造的方法和设备。按照本发明的实施例，用于制造半导体器件的方法包括将切割好的半导体芯片放置在被布置在框架(frame)上的开口(opening)内。通过将模塑料(mold compound)填充到所述开口中来形成重组晶圆，所述模塑料被形成在所述芯片周围。在所述重组晶圆内形成完成的小片(finished die)。将所述完成的小片与所述框架分离。
[0007]上述内容相当宽泛地概述了本发明的实施例的特点，以使下面对本发明的详细描述可以更好地被理解。本发明的实施例的另外的特点和优势将在下文中被描述，这些特点和优势形成本发明的权利要求的主题。本领域的技术人员应当理解的是所公开的概念和具体实施例能够容易地被用作为实现本发明的相同目的而修改或设计其他结构或工艺的基础。本领域的技术人员还应当理解的是这样的等效构造不背离在所附权利要求中所提出的本发明的精神和范围。
【附图说明】
[0008]为了更全面地理解本发明及其优势，现在对结合附图所得到的以下说明进行参考，其中:
[0009]图1包括图1A-1C，其示意了球栅阵列封装，该封装示意了按照本发明的实施例在处理完成之后分离成单独的集成电路之前的重组晶圆，其中图1A示意了俯视图并且图1B示意了沿图1A的线IB的截面图，而图1C示意了沿图1A的线IC的截面图并且示意了被布置在单个开口内的多个芯片。
[0010]图2示意了按照本发明的实施例用于制造重组晶圆的框架。
[0011]图3-7示意了在各个生产阶段中制造晶圆级球栅阵列封装的实施例，其中图3A和4A示意了俯视图，而图3B、4B和5-7示意了截面图。
[0012]图8包括图8A-8C，其示意了按照本发明的实施例在处理期间的重组晶圆，其中图8A不意了俯视图并且图8B不意了在晶圆级处理的中间状态期间对应的截面图，而图8C不意了在晶圆级封装工艺完成之后的截面图。
[0013]图9包括图9A和9B，其示意了按照本发明的实施例在处理期间的重组晶圆的截面图。
[0014]图10包括图1OA和10B，其示意了按照本发明的实施例在制造期间的重组晶圆的截面图；以及
[0015]图11包括图1lA和11B，其示意了球栅阵列封装，该封装示意了在处理完成之后分离成单独的集成电路之前的现有技术的重组晶圆，其中图1lA示意了俯视图并且图1lB示意了沿图1lA的线IlB的截面图。
[0016]不同的图中对应的数字和符号一般指的是对应的部分，除非另作说明。制图是为了清楚地示意实施例的有关方面而不一定是按比例绘制的。
具体实施例
[0017]各种实施例的得到和使用在下面详细论述。但是，应当理解的是本发明提供了许多适用的创造性概念，这些概念可以在各种不同的具体背景下被实施。所论述的具体实施例仅仅是得到和使用本发明的具体方式的示意，而不限制本发明的范围。
[0018]将相对于具体背景下的各种实施例来描述本发明，所述具体背景即晶圆级封装。但是，本发明也可以被应用于其他类型的封装技术。
[0019]晶圆级封装(WLP)是针对高速封装需求的有发展前途的解决方案。因为WLP上的互连线的长度受小片尺寸限制，所以WLP具有最小数量的电性寄生元件。在晶圆级封装(WLP)中，集成电路在晶圆级被封装，代替在晶圆切割之后组装每个单独的单元的封装的传统工艺。WLP是真正的芯片尺度封装技术，因为最终的封装与小片的尺寸大致相同。通过拓展晶圆制造工艺而包括器件互连和器件保护工艺，晶圆级封装在晶圆级把晶圆制造工艺与封装以及可能地与测试和预烧集成，简化和降低了生产成本。
[0020]在WLP中，WLP上的重分布线将片上(on-chip)焊垫(pad)连接于被用来放置焊球的凸块垫(bump pad)。使用器件制造本身所采用的标准光刻和薄膜沉积技术来形成这些重分布线。这个附加的互连层级使每个芯片的周边的(peripheral)接合垫(bonding pad)重新分布为均勾地部署在芯片表面上的凸块垫的面阵(area array)。在将所述器件连接于应用电路板时所用的焊球或焊料凸块随后被放置在这些凸块垫上。在一些实施例中，这些凸块垫含有铜或铜合金。在其他实施例中，这些凸块垫包含铝或铝合金或者任何其他适合的金属。在其他实施例中，这些凸块垫可以在焊垫金属和焊球之间具有凸块下金属化(UBM)。将焊垫金属与焊球分离的UBM可以含有不同的材料或材料组合。在一些实施例中，UBM包含 N1、Au、Cu、V、Cr、Mo、Pd、W、T1、TiN、Tiff 或任何组合物(combinat1n)，如 Ni/Au、Ni/Pd、Ni/Pd/Cu、Ti/Cu、TiW/Cu、TiN/Cu、Ti/Ni/V、Cr/Cu 或任何其他组合物。除了提供 WLP 的外部连接装置以外，这种重分布技术还通过允许将更大和更健壮的球用于互连以及允许对器件的I/O系统更好的热管理来提高芯片可靠性。
[0021]扇入型WLP指的是标准晶圆级封装，其中封装面积与芯片面积大致相同。因此，封装受输入/输出连接数量的限制。在扇出型WLP中，封装包括围绕芯片区域的附加的空间以形成附加的输入/输出(I/O)连接。该附加的空间允许形成WLP凸块垫用于与芯片的电路系统的连接。
[0022]在常规的扇出型WLP中，在前端和后端处理完成之后，晶圆被切割以形成单独的芯片。这些切割好的芯片被布置在胶带上，同时在这些芯片之间保持预定的间隔，所述胶带被布置在载体(carrier)上。这个预定的间隔比晶圆上芯片之间的间隔大。通常(但不一定)，在胶带上的被胶合的芯片仿效晶圆的形状以圆形的方式被布置。将模塑料或环氧化合物(epoxy compound)倒入以填充芯片间的空隙。模塑料例如通过退火被固化，以形成包含模塑料和单独的芯片的重构晶圆(reconfigured wafer)或重组晶圆。将重构晶圆与胶带分离并且接着进行随后的处理以形成重分布线、焊球等。
[0023]这种技术的难点之一在于单独的芯片和模塑料之间的热膨胀系数的差异。基于硅的芯片的热膨胀系数小于大约2ppm/°C，而模塑料通常有高得多的热膨胀系数，例如大于10ppm/°C。因此，在需要热循环的随后的处理期间，应力在重组晶圆内聚集。重组晶圆内的应力使得重组晶圆弯曲。
[0024]特别地，在电介质(模塑料、聚酰亚胺、WPR等)的固化期间的热处理导致重组晶圆的弯曲(bowing)和变形(warpage)。例如，对于200mm晶圆，这种弯曲和变形从晶圆的中心到边缘可能有若干毫米。对于300_晶圆，问题更严重。
[0025]与典型的硅晶圆相比，重组晶圆的弯曲和变形程度远远更高，并且在自动生产设备中引起处理问题、在等离子工艺期间引起对准问题、非均匀层厚度以及非均匀电耦合。这些问题继而体现为减小的产品成品率和/或可靠性差的器件。
[0026]解决上述问题的一个途径是引入整平(flattening)步骤。这些整平步骤通过加热晶圆并随后迅速降温来执行，而由此暂时冻结重组晶圆的平面性(planarity)。但是，在该整平步骤之后的任何随后的热处理都会增加弯曲和变形并且需要另一整平步骤。
[0027]另外，在模塑(mold)的固化期间，为了形成重组晶圆，模塑材料收缩并且可能在小片放置之后使单独的小片偏移离开它们的初始位置。这种不利的效果被称为“小片偏移(die shift) ”并且由于随后的光刻步骤相对于偏移的小片未对准而导致成品率问题。
[0028]在各种实施例中，本发明通过提供可重复使用的框架来形成重组晶圆而以节约成