+区132形成在外部P-阱124和内部P-阱124B中，以降低由表面阈值电压增大导致的表面泄露。
[0044]图6表示在本发明的实施例中，集成电路中的紧凑保护环结构的俯视图。图6表示本发明所述的紧凑保护环结构156形成在一个闭环结构中，以包围整个有源器件162。本发明所述的紧凑保护环结构156可以作为内部P-型保护环(P-阱164B)的同心环，包围有源器件162、N-型保护环以及外部P-型保护环(P-阱164A)。N-型保护环由形成在N-型掩埋层上的交替深N-阱160和P-阱164构成。深N-阱160和P-阱164电连接在一起，可以浮动或接地。N+区形成在包括N-阱的深N-阱160中。内部和外部P-型保护环形成在P-型外延层上的P-阱164A和164B中。P+区形成在P-阱164、164A和164B中。单独的接头(图中没有表示出)或对接接头(图中没有表示出)还可以用于连接N-型保护环中的深N-阱和P-阱164。
[0045]因此，N-型保护环集成P-阱接头，使得内部和外部P-型保护环(P-阱164A和P-阱164B)无需包括P-阱接头。在这种情况下，可以利用很小的硅面积，实现紧凑保护环结构156。必须注意的是，图3所示的保护环结构56和图5所示的保护环结构116，仅仅是图6所示的闭环保护环156的一部分。当有源器件162形成在集成电路边缘时，保护环结构成为闭环保护环156的一部分。在本实施例中，保护环假设呈圆形或多边形(例如正方形)。使用“环” 一词不是只将保护环限定为圆形。
[0046]另外，在本发明的实施例中，可以使用多行接头，制备N-型保护环。例如，在图3和5中，表示的是单独的一行接头。在其他实施例中，图3、5和6所示的保护环结构可以含有两行或多行接头或对接接头，以增强深N-阱和P-阱之间的电接触。
[0047]虽然为了表述清楚，以上内容对实施例进行了详细介绍，但是本发明并不局限于上述细节。实施本发明还有许多可选方案。文中的实施例仅用于解释说明，不用于局限。
【主权项】
1.一种集成电路，其特征在于，包括: 一个第一导电类型轻掺杂的半导体层； 一个形成在半导体层中的有源器件，该有源器件至少部分形成在第二导电类型的第一掩埋层上； 一个第一导电类型的第一保护环，形成在半导体层中，至少包围着有源器件的一部分; 一个第二导电类型的第二保护环，形成在半导体层中，包围着第一保护环，该第二保护环包括第一导电类型的第一阱区，与第二导电类型的第二阱区交替排列，第一阱区和第二阱区形成在第二导电类型的第二掩埋层上，第一阱区和第二阱区相互短接，并且电耦合到地电压或浮动； 一个第一导电类型第三保护环，形成在半导体层中，包围着第二保护环； 其中第一和第三保护环不接受直连，并且偏置到与第二保护环中的第二导电类型的第二阱区相同的电势。2.根据权利要求1所述的集成电路，其特征在于，所述的第一、第二和第三保护环构成同心闭环，包围着有源器件。3.根据权利要求1所述的集成电路，其特征在于，所述的第一、第二和第三保护环构成同心开环，包围着至少一部分有源器件。4.根据权利要求1所述的集成电路，其特征在于，所述的第一和第三保护环都含有一个第一导电类型的阱区，形成在第一导电类型的第三掩埋层上，以及一个第一导电类型的重掺杂区，形成在阱区中。5.根据权利要求1所述的集成电路，其特征在于，每个第二保护环的第二阱区，还包括一个第二导电类型的深阱区，延伸到第二掩埋层，以及一个第二导电类型的重掺杂区，形成在深阱区中。6.根据权利要求5所述的集成电路，其特征在于，每个第二保护环的第二阱区，还包括一个第二导电类型的标准阱区，形成在深阱区中；所述的第二导电类型的重掺杂区形成在标准阱区中。7.根据权利要求5所述的集成电路，其特征在于，每个第二保护环的第一阱区，都包括一个第一导电类型的重掺杂区，形成在第一阱区中。8.根据权利要求7所述的集成电路，其特征在于，所述的第二保护环包括与第一阱区的重掺杂区和第二阱区重掺杂区电接触的接头，及电连接第二保护环中接头的导电层。9.根据权利要求8所述的集成电路，其特征在于，所述的接头包括对接接头，每个对接接头都与一对相邻的第一阱区和第二阱区电连接。10.根据权利要求1所述的集成电路，其特征在于，所述的第一导电类型为P-型，第二导电类型为N-型。11.一种用于制备集成电路的方法，其特征在于，包括: 制备一个第一导电类型的半导体层，并且轻掺杂； 在半导体层中制备一个有源器件，该有源器件至少部分形成在第二导电类型的第一掩埋层上； 在半导体层中制备一个第一导电类型的第一保护环，至少包围着有源器件的一部分； 在半导体层中制备一个第二导电类型的第二保护环，包围着第一保护环，该第二保护环包括第一导电类型的第一阱区与第二导电类型的第二阱区交替排列，第一阱区和第二阱区形成在第二导电类型第二掩埋层上，第一阱区和第二阱区短接在一起，并且电耦合至地电压或浮动； 在半导体层中制备一个第一导电类型的第三保护环，包围着第二保护环； 其中第一和第三保护环不接受直连，并且偏置到第二保护环中的第二导电类型的第二阱区相同的电势。12.根据权利要求11所述的方法，其特征在于，制备第一、第二和第三保护环，包括:制备第一、第二和第三保护环，作为同心闭环，包围着有源器件。13.根据权利要求11所述的方法，其特征在于，制备第一、第二和第三保护环，包括:制备第一、第二和第三保护环，作为同心开环，至少包围着有源器件的一部分。14.根据权利要求11所述的方法，其特征在于，制备第一和第三保护环，包括:在第一导电类型的第三掩埋层上，制备第一导电类型的阱区；并且在所述的第一导电类型的阱区中制备第一导电类型的重掺杂区。15.根据权利要求11所述的方法，其特征在于，制备第二保护环，包括:制备一个第二导电类型的深阱区，作为第二阱区，该深阱区延伸到第二掩埋层；并且在深阱区中，制备一个第二导电类型的重掺杂区。16.根据权利要求15所述的方法，其特征在于，制备第二保护环，还包括:在深阱区中，制备一个第二导电类型的标准阱区，所述的第二导电类型的重掺杂区形成在标准阱区中。17.根据权利要求15所述的方法，其特征在于，制备第二保护环，还包括:在第二保护环的每个第一阱区中，制备一个第一导电类型的重掺杂区。18.根据权利要求17所述的方法，其特征在于，制备第二保护环，还包括:制备与第一阱区和第二阱区的重掺杂区电接触的接头；并且制备一个导电层，电连接第二保护环中的接头。19.根据权利要求18所述的方法，其特征在于，制备与第一阱区和第二阱区的重掺杂区电接触的接头，包括:制备对接接头，每个对接接头都与一对相邻的第一阱区和第二阱区电连接。20.根据权利要求11所述的方法，其特征在于，所述的第一导电类型为P-型，第二导电类型为N-型。
【专利摘要】本发明涉及一种集成电路，包括一个保护环结构，该保护环结构含有集成阱接头的保护环，以减小保护环结构所需的硅面积。在部分实施例中，保护环结构包括一个被内部和外部P-型保护环包围的N-型保护环。该N-型保护环具有交替的深N-阱和P-阱，形成在N-型外延层上，并且相互短接。内部和外部P-型保护环形成在P-阱中。N-型保护环交替的深N-阱和P-阱可以接地或保持浮动。通过集成N-型保护环中的P-阱接头，用于P-型保护环的P-阱接头或P-接头可以省去。
【IPC分类】H01L23/58, H01L27/092
【公开号】CN105206609
【申请号】CN201510360405
【发明人】雪克·玛力卡勒强斯瓦密
【申请人】万国半导体股份有限公司
【公开日】2015年12月30日
【申请日】2015年6月26日
【公告号】US9373682, US20150380483