无深度负载效应的浅沟槽隔离结构的制备方法
【技术领域】
[0001]本发明主要涉及半导体器件的制备工艺，更确切地说，涉及一种带有浅沟槽隔离结构的半导体器件及其对应的制备方法，在器件密度不同的区域实现用于预制备浅沟槽隔离结构的不同浅沟槽的深度具有一致性。
【背景技术】
[0002]集成电路是一种微型电子系统，它采用微图形加工技术，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在半导体晶片或介质基片上从而实现特定的功能。本发明所指的集成电路特指硅基集成电路。当前硅基集成电路工艺典型的主要包括了双极类型工艺和互补金属-氧化物-半导体工艺以及双极-互补金属-氧化物-半导体工艺，还有双极-互补金属-氧化物-半导体-双扩散MOS工艺等。利用该等工艺制作的电路要实现正确的功能，集成电路内部各个器件之间必须相互隔离，以使各个单个器件能独立地工作，从而保证整个集成电路的正常工作。常用的隔离方法有两类:其一是反偏压式的PN结隔离和沟槽式的全绝缘介质隔离，从而主要作用是防止相邻器件的电极短路和寄生双极类型器件的开启，其二是局部场氧化(LOCOS)和浅槽隔离(STI)用于防止相邻隔离岛之间寄生MOS场效应管的开启。
[0003]当前的45纳米及其以下节点的技术中，半导体器件对浅沟槽隔离技术(STI)的要求越来越高。STI工艺是通过干法刻蚀单晶硅形成沟槽，而此沟槽的深度以及侧壁角度对器件以及后续填充工艺影响非常大，如果沟槽形貌畸形，甚至容易造成填充出现空隙和器件漏电等问题。为避免填充出现空隙，一般要求沟槽侧壁倾斜以利于薄膜填充。这就要求刻蚀过程产生重聚合物的刻蚀程式来刻蚀单晶硅，而其副作用就是在图形密集和图形稀疏区造成刻蚀速率的负载，最终导致图形密集和稀疏区的刻蚀深度出现负载效应。
[0004]为了克服该问题，由本发明后续的详细说明和所附的权利要求中，在结合本发明伴随着的图式和先前技术的基础之上，本发明揭示的特征和方案将变得清晰。
【发明内容】
[0005]在一些实施例中，披露了一种无深度负载效应的浅沟槽隔离结构的制备方法，包括以下步骤:S1:在衬底上形成硬质掩膜层，藉由第一次光刻工艺在第一光刻胶层中形成多个第一窗口图形，进一步在衬底的第一区域之上的硬质掩膜层中刻蚀形成第一开口和在衬底的第二区域之上的硬质掩膜层中刻蚀形成第二开口 ；S2:藉由第一、第二开口刻蚀衬底，对应分别形成位于第一区域中的带有垂直侧壁的第一沟槽和位于第二区域中的带有垂直侧壁的第二沟槽；S3:在硬质掩膜层上覆盖抗反射涂层且该抗反射涂层的一部分还将第一、第二沟槽予以填充满，并在抗反射涂层之上形成第二光刻胶层；S4:经由第二次光刻工艺在光刻胶层上形成多个第二窗口图形，使每一个第一或第二开口均相对应地与光刻胶层中的一个第二窗口图形对准重合，并且每个第二窗口图形的尺寸均大于交叠在它下方的一个第一或第二开口的尺寸；S5:刻蚀移除抗反射涂层暴露在第二窗口图形中的部分和同步刻蚀移除抗反射涂层填充在第一、第二沟槽各自顶部的部分；S6:刻蚀硬质掩膜层暴露在第二窗口图形中的部分，扩大第一和第二开口的尺寸；S7:刻蚀第一、第二沟槽各自从第一、第二开口中暴露出来的顶部拐角区，刻蚀持续至第一、第二沟槽原本带有的垂直侧壁变成呈现为倾斜面的侧壁形貌。
[0006]上述的无深度负载效应的浅沟槽隔离结构的制备方法，其中，硬质掩膜层包括底层的二氧化硅层和二氧化硅层上方的氮化硅层。
[0007]上述的无深度负载效应的浅沟槽隔离结构的制备方法，其中，衬底中集成于第一区域的器件密度与集成于第二区域的器件密度不同。
[0008]上述的无深度负载效应的浅沟槽隔离结构的制备方法，其中，步骤SI中还包括:步骤S1.1:先在硬质掩膜层上自下而上依次覆盖抗反射涂层和第一光刻胶层，经由第一次光刻工艺图案化第一光刻胶层，形成其中的第一窗口图形；步骤S1.2:再刻蚀移除抗反射涂层暴露于第一窗口图形中部分；步骤S1.3:之后刻蚀硬质掩膜层暴露在第一窗口图形中部分形成硬质掩膜层的第一、第二开口。
[0009]上述的无深度负载效应的浅沟槽隔离结构的制备方法，其中，在步骤SI中利用含CF4、02的刻蚀气体移除抗反射涂层暴露于第一窗口图形中部分。
[0010]上述的无深度负载效应的浅沟槽隔离结构的制备方法，其中，在步骤SI中利用含CH2F2、CHF3、CF4的刻蚀气体移除硬质掩膜层暴露在第一窗口图形中部分。
[0011]上述的无深度负载效应的浅沟槽隔离结构的制备方法，其中，在步骤SI中完成第一、第二开口的制备之后，利用含02的气体灰化移除第一光刻胶层和第一光刻胶层下方的抗反射涂层。
[0012]上述的无深度负载效应的浅沟槽隔离结构的制备方法，其中，在步骤S2中刻蚀形成带有垂直侧壁形貌的第一、第二沟槽所使用的刻蚀气体产生和附着于第一、第二沟槽侧壁上的聚合物的量，比在步骤S7中刻蚀形成带有倾斜侧壁形貌的第一、第二沟槽所使用的刻蚀气体产生和附着于第一、第二沟槽侧壁上的聚合物的量要少。
[0013]上述的无深度负载效应的浅沟槽隔离结构的制备方法，其中，在步骤S2中，在刻蚀形成第一、第二沟槽的过程中，利用含CL2、NF3、SF6的刻蚀气体来刻蚀衬底。
[0014]上述的无深度负载效应的浅沟槽隔离结构的制备方法，其中，在步骤S5中，利用含CF4、02的刻蚀气体来刻蚀移除抗反射涂层暴露在第二窗口图形中的部分和填充在第一、第二沟槽各自顶部的部分。
[0015]上述的无深度负载效应的浅沟槽隔离结构的制备方法，其中，在步骤S6中，利用含CH2F2、CHF3、CF4的刻蚀气体来刻蚀移除硬质掩膜层暴露在第二窗口图形中的部分。
[0016]上述的无深度负载效应的浅沟槽隔离结构的制备方法，其中，在步骤S7中，利用含有溴化氢(HBR)和02的刻蚀气体来刻蚀移除第一、第二沟槽各自从第一、第二开口中暴露出来的顶部拐角区。
[0017]上述的无深度负载效应的浅沟槽隔离结构的制备方法，其中在步骤S7完成之后，利用含02的气体灰化移除第二光刻胶层和第二光刻胶层下方的抗反射涂层，及移除第一、第二沟槽各自底部残留的抗反射涂层。
【附图说明】
[0018]阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见:
[0019]图1A显示在底部衬底上制备二氧化硅和氮化硅。
[0020]图1B显示图案化二氧化硅和氮化硅。
[0021]图1C显示在图形密度不同的区域形成了深度不同的浅沟槽。
[0022]图2A是利用具有二氧化硅和氮化硅的硬质掩膜层来刻蚀衬底。
[0023]图2B是在硬质掩膜层上覆盖BARC和在沟槽中填充BARC。
[0024]图2C是刻蚀裸露出来的BARC和沟槽顶部的BARC。
[0025]图2D是刻蚀暴露出来的硬质掩膜层。
[0026]图2E是刻蚀沟槽的侧壁直至将垂直侧壁刻蚀成倾斜侧壁。
[0027]图2F是移除光刻胶和BARC具有深度一致的沟槽。
[0028]图2G是填充绝缘材料到浅沟槽中沟槽完整的浅沟槽隔离结构。
【具体实施方式】
[0029]下面将结合各实施例，对本发明的技术方案进行清楚完整的阐述，但所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。
[0030]参见图1所示，本发明提及的一种无深度负载效应的浅沟槽隔离结构的制备方法将在后文对应的内容和附图中一一阐明。在一个用于制备半导体器件的衬底100的上方形成一个硬质掩膜层，该硬质掩膜层通常是复合结构，例如包括在衬底100的上表面先沉积的底层例如一层二氧化硅101和包括在底层之上沉积的顶层如氮化硅102，该两者构成了一个硬质掩膜层(HARDMASK)。在硬质掩膜层上涂覆抗反射涂层103，例如涂覆抗反射涂层(Bottom Ant1-Reflective Coating，简称BARC)，并在抗反射涂层103的