半导体测试结构及导电插塞与有源区接触性能的检测方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其涉及一种半导体测试结构及导电插塞与有源区接触性能的检测方法。
【背景技术】
[0002]近年来，为了增加存储密度，NAND闪存被广泛地用于非易失性存储器的设计中。NAND闪存包括多个存储器单元构成的存储阵列，每个存储器单元包括:NAND存储单元串，以及用于选择所述NAND存储单元串的选择晶体管，选择晶体管的一端有源区耦接于NAND存储单元串的一端有源区，选择晶体管的另一端有源区通过与导电插塞耦接以接收选择电信号。
[0003]为了提高器件密度，减小关键尺寸，行业内出现了采用自对准双构图法(Self-align Double Pattern, SaDP)制作的NAND存储单元串，采用上述方法制作的每个存储单元中选择晶体管的有源区都沿一个方向延伸。
[0004]现有技术中，为了减小导电插塞与半导体衬底的有源区之间的接触电阻，一般会在有源区上制作金属硅化物。然而，实际工艺中发现，上述导电插塞与半导体衬底有源区之间往往并非完全通过金属硅化物耦接，这造成存储过程中，NAND存储阵列的性能降低。
[0005]为了及时发现上述问题，现有也有一些获取导电插塞与有源区之间接触结构电阻值的方案，但大都采用将多个导电插塞、接触结构、半导体衬底有源区、金属互连线串联，由于导电插塞、半导体衬底有源区、金属互连线的电阻一般通过经验值以实现从总的测试结果中剥离出来，加之接触结构的电阻又远远小于半导体衬底有源区的电阻，因而，上述方法获取的接触结构电阻值不准确，这影响对导电插塞与有源区之间接触性能的判断。
[0006]有鉴于此，本发明提供一种半导体测试结构及导电插塞与有源区接触性能的检测方法，以对导电插塞与半导体衬底有源区之间接触性能进行准确判断。
【发明内容】
[0007]本发明解决的问题是如何对导电插塞与半导体衬底有源区之间接触性能进行准确判断。
[0008]为解决上述问题，本发明的一方面提供一种半导体测试结构，所述测试结构形成在半导体衬底上，所述半导体衬底上具有NAND存储器阵列，所述NAND存储器阵列的单元包括:采用自对准双构图法形成的NAND存储单元串，以及用于选择所述NAND存储单元串的选择晶体管；其中，所述选择晶体管的一端有源区与所述NAND存储单元串的一端有源区连接，其中，所述测试结构包括:
[0009]至少两组导电插塞，每组两个导电插塞，每组导电插塞的一端通过金属硅化物连接于同一选择晶体管的另一端有源区，第一组导电插塞中两导电插塞之间的有源区长度与第二组导电插塞中两导电插塞之间的有源区长度不相等；
[0010]信号施加焊垫与测试焊垫，每个导电插塞的另一端连接一个信号施加焊垫与一个测试焊垫。
[0011]可选地，第一组导电插塞的一端与第二组导电插塞的一端连接于同一选择晶体管的有源区。
[0012]可选地，第一组导电插塞中的一个导电插塞与第二组导电插塞中的一个导电插塞共用。
[0013]可选地，所述半导体测试结构还包括第三组导电插塞，所述第三组导电插塞的一端通过所述金属硅化物连接于另一选择晶体管的另一端有源区，第三组导电插塞中两导电插塞之间的有源区长度、第一组导电插塞中两导电插塞之间的有源区长度与第二组导电插塞中两导电插塞之间的有源区长度均不相等。
[0014]可选地，第一组导电插塞的一端与第二组导电插塞的一端连接于不同选择晶体管的有源区。
[0015]可选地，所述选择晶体管为位线选择晶体管，具有金属硅化物的有源区为漏区。
[0016]可选地，所述选择晶体管为源线选择晶体管，具有金属硅化物的有源区为源区。
[0017]可选地，第一组导电插塞中两导电插塞所施加的电流信号大小与第二组导电插塞中两导电插塞所施加的电流信号大小不等。
[0018]可选地，所述半导体衬底为硅、锗或绝缘体上硅。
[0019]此外，本发明的另一方面提供一种导电插塞与有源区接触性能的检测方法，采用上述任意一项所述的半导体测试结构得到导电插塞与有源区之间完全通过金属硅化物连接时，所述导电插塞及接触结构的电阻和，并与被检测的半导体结构中导电插塞与及接触结构的电阻和比较，若后者大于前者，则被检测的半导体结构中导电插塞与有源区接触性能不佳，反之，导电插塞与有源区接触性能良好。
[0020]与现有技术相比，本发明的技术方案具有以下优点:1)本发明提供的测试结构包括:至少两组导电插塞，每组两个导电插塞，每组导电插塞的一端通过金属硅化物连接于同一选择晶体管的另一端有源区；每组导电插塞采用开尔文四线测试法(Kelvin Contact)获得导电插塞与具有金属硅化物的接触结构的电阻和，上述开尔文四线测试法具有两个信号施加端，两个测试端，即对于第一组导电插塞，电流信号Il从一个导电插塞的端头输入，经过该导电插塞、该导电插塞与半导体衬底有源区之间的接触结构、一段长度的半导体衬底有源区、另一个导电插塞与半导体衬底有源区之间的接触结构、另一个导电插塞后流出，此时，测量两导电插塞端头的电压差Vl，即可根据V1/II获得该组一个导电插塞、该导电插塞对应的接触结构、一段长度的半导体衬底有源区、另一导电插塞对应的接触结构、另一导电插塞的电阻和Rl ;对于第二组导电插塞:电流信号12从一个导电插塞的端头输入,经过该导电插塞、该导电插塞与半导体衬底有源区之间的接触结构、一段长度的半导体衬底有源区、另一导电插塞与半导体衬底有源区之间的接触结构、另一导电插塞后流出，此时，测量两导电插塞端头的电压差V2，即可根据V2/I2获得该组一个导电插塞、该导电插塞对应的接触结构、一段长度的半导体衬底有源区、另一导电插塞对应的接触结构、另一导电插塞的电阻和R2 ；由于各组中的导电插塞的电阻都相等，接触结构的电阻也都相等，每个导电插塞与每个接触结构的电阻和记为RC，半导体衬底有源区单位横截面积的电阻率为P，第一组中两导电插塞之间半导体衬底有源区的长度为LI，第二组中两导电插塞之间半导体衬底有源区的长度为L2。对于第一组导电插塞:V1/I1 = 2RC+P *L1,对于第二组导电插塞:V2/12 = 2RC+P*L2 ;两者联立，即可获得 RC = (I1*L1*V2_I2*L2*V1) / [2 (L1-L2) *11*12]。可以看出，上述方案中，第一组导电插塞中两导电插塞之间的有源区长度LI与第二组导电插塞中两导电插塞之间的有源区长度L2需不相等。上述方案中利用了开尔文四线测试法对导电插塞、接触结构、半导体衬底有源区、另一接触结构、另一导电插塞的电阻和获取较为准确，通过方程组联立，即可准确获得每个导电插塞与每个接触结构的电阻和。由于上述获得的导电插塞与接触结构之间完全通过金属硅化物连接，因而是导电插塞与接触良好的接触结构的电阻和，若被检测的半导体结构中导电插塞与及接触结构的电阻和大于上述电阻和，则说明被检测的半导体结构中导电插塞与半导体衬底之间并无金属硅化物或并非完全为金属硅化物，即两者接触性能不佳，反之，两者接触性能良好。
[0021]2)可选方案中,第一组导电插塞的一端与第二组导电插塞的一端连接于同一选择晶体管的有源区，即通过同一选择晶体管的有源区获得每个导电插塞与每个接触结构的电阻和。
[0022]3)可选方案中，对于2)可选方案，第一组导电插塞中的一个导电插塞与第二组导电插塞中的一个导电插塞共用，即通过位于同一选择晶体管的有源区的三个导电插塞获得每个导电插塞与每个接触结构的电阻和。
[0023]4)可选方案中，对于2)可选方案或3)可选方案，除了联立连接于同一选择晶体管的两组导电插塞得到每个导电插塞与每个接触结构的电阻和，还可以将上述任意一组导电插塞与连接于另一选择晶体管的第三组导电插塞联立，再次得到每个导电插塞与每个接触结构的电阻和，上述两个电阻和取平均，即可减少测试过程中的误差。
[0024]5)可选方案中,第一组导电插塞的一端与第二组导电插塞的一端连接于不同选择晶体管的有源区，即通过不同选择晶体管的有源区获得每个导电插塞与每个接触结构的电阻和，本方案中至少需要四个导电插塞。
[0025]6)可选方案中，选择晶体管可以为位线选择晶体管或源线晶体管，即具有金属硅化物的有源区为漏区或源区。
[0026]7)可选方案中,第一组导电插塞中两导电插塞所施加的电流信号大小与第二组导电插塞中两导电插塞所施加的电流信号