一种FinFET器件及其制备方法
【技术领域】
[0001]本发明涉及半导体器件结构技术领域，尤其涉及一种FinFET器件及其制备方法。
【背景技术】
[0002]随着集成电路的发展，集成度越来越高，器件的尺寸越来越小，随着半导体器件特征尺寸的不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应运而生，例如绝缘体上硅，双栅，多栅等新工艺的应用。目前鳍式场效应管在小尺寸领域被广发使用，而具有全包围栅极(gate-all-around)结构的半导体器件由于在器件性能及能有效抑制短沟道效应(short channel effect)的特殊性能，正是半导体业界所追求的。由于器件沟道被栅极包围，所以器件漏场的影响也被消除，有效抑制了器件的漏电及穿通问题。由于全包围栅极悬空于底部衬底，因此全包围栅极器件的制造工艺较为复杂。因此，如何制备具有鳍形沟道的场效应管成为本领域技术人员面临的一大难题。
【发明内容】
[0003]鉴于上述问题，本发明提出了一种FinFET器件及其制备方法，该FinFET器件主要包括源区、漏区和位于源区和漏区之间的鳍形沟道区，通过在FinFET衬底上制备源区、漏区及鳍形结构，刻蚀部分鳍形结构，通过外延生长的方法制备悬空的鳍形沟道，在外延生长的沟道结构的外围表面制备一高介电常数层和一金属材料层，形成悬空于FinFET衬底之上的全包围沟道，该技术方案具体为:
[0004]一种FinFET器件，其中，所述FinFET器件包括:
[0005]制备有FinFET衬底的半导体衬底；
[0006]源区，位于所述FinFET衬底之上，且设置在FinFET衬底的一端；
[0007]漏区，位于所述FinFET衬底之上，且设置在FinFET衬底的相对于设置源区的一端的另一端；
[0008]鳍形沟道，悬空设置在所述FinFET衬底之上，位于所述源区与所述漏区之间，与所述源区和所述漏区接触。
[0009]上述的FinFET器件，其中，所述FinFET器件还包括:
[0010]氧化物层，覆盖于所述FinFET衬底上表面的未与所述源区及漏区接触区域。
[0011]上述的FinFET器件，其中，所述氧化物层的材质为氧化娃。
[0012]上述的FinFET器件，其中，所述FinFET器件还包括:
[0013]位于所述鳍形沟道的除与所述源区和所述漏区接触的表面的外围表面的高介电常数材料层，以及
[0014]位于所述高介电常数材料外围表面的金属材料层。
[0015]上述的FinFET器件，其中，所述FinFET衬底的材质为多晶硅。
[0016]—种FinFET器件的制备方法，其中，所述方法包括:
[0017]提供一 FinFET衬底，并于所述FinFET衬底之上制备源区、漏区以及位于所述源区和漏区之间的鳍形结构；
[0018]覆盖一氧化物层于所述鳍形结构的外表面及所述FinFET衬底的上表面，并覆盖一氮化物层于所述氧化物层的上表面；
[0019]去除所述鳍形结构两侧的氧化物层形成第一开口和第二开口 ；
[0020]于所述第一开口和所述第二开口进行掺杂外延生长工艺；
[0021]依次去除氮化物层、部分鳍形结构，形成悬空于所述FinFET衬底之上的沟道结构；
[0022]于沟道外周依次沉积一高介电常数材质层和一金属材料层，形成悬空于FinFET衬底之上的全包围沟道。
[0023]上述的FinFET器件的制备方法，其中，所述方法中去除所述氮化物层之后进行的步骤还包括:
[0024]去除部分氧化物层。
[0025]上述的FinFET器件的制备方法，其中，所述方法中，形成所述第一开口和所述第二开口前进行的步骤还包括:
[0026]采用化学机械研磨工艺至所述鳍形结构露出。
[0027]上述的FinFET器件的制备方法，其中，所述方法中，所述去除氮化物前进行的步骤还包括:
[0028]采用化学机械研磨工艺使所述鳍形结构上表面露出。
[0029]上述的FinFET器件的制备方法，其中，采用刻蚀工艺去除所述鳍形结构两侧的氧化物层。
[0030]上述技术方案具有如下优点或有益效果:
[0031]通过本技术方案，有效制备了包括鳍形沟道的FinFET器件，该工艺简单易实施，且鳍形沟道被栅极包围住，有效消除了器件的漏场效应，同时抑制了器件的漏电及穿通问题。
【附图说明】
[0032]参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
[0033]图1为本发明一实施例中FinFET器件的结构示意图；
[0034]图2为本发明一实施例中制备FinFET器件的方法的流程图；
[0035]图3-11为本发明制备FinFET器件的过程的结构示意图。
【具体实施方式】
[0036]为了让具备本项发明所属领域常规知识的人员轻松实施本项发明，参照下面所示的附图，对本项发明的实例进行详细说明。但，本项发明可按照不同的形态实施，不仅仅局限于在此说明的实例。为了更加明确地说明本项发明，省略了图纸中与说明无关的部分；而且，在整个说明书中，向类似部分赋予类似的图纸符号。
[0037]在本项发明的整个说明书中，某一个部分与另一个部分的“连接”，不仅包括“直接连接”，还包括通过其他元器件相连的“电气性连接”。
[0038]在本项发明的整个说明书中，某一个部件位于另一个部件的“上方”，不仅包括某一个部件与另一个部件相接处的状态，还包括两个部件之间还设有另一个部件的状态。
[0039]在本项发明的整个说明书中，某个部分“包括”某个构成要素是指，在没有特别禁止器材的前提下，并不是排除其他构成要素，而是还能包括其他构成要素。
[0040]在本项发明的整个说明书中采用的程度用语“约”、“实质上”等，如果提示有制造及物质容许误差，就表示相应数值或接近该数值；其目的是，防止不良人员将涉及准确数值或绝对数值的公开内容用于不当用途。在本项发明的整个说明书中使用的程度用语“?(中的)阶段”或“?的阶段”，并不是“为了?的阶段”。
[0041]本说明书中的‘部件’是指，由硬件构成的单元(unit)、由软件构成的单元、由软件和硬件构成的单元。
[0042]另外，一个单元可由两个以上的硬件构成或者两个以上的单元由一个硬件构成。本说明书中，通过终端、装置或设备实施的操作或功能，其中的一部分可利用与相应终端、装置或设备相连的服务器代替实施。同样，通过服务器实施的操作或功能，其中的一部分也可以利用与该服务器相连的终端、装置或设备代替实施。接下来，参照附图，对本项发明的实例进行详细说明。
[0043]参见图1所示结构，本发明提供一种FinFET器件，该器件主要包括源区10、漏区2和鳍形沟道9，同时，该FinFET器件还包括半导体衬底1，其中:
[0044]源区10，位于FinFET衬底I之上，且设置在FinFET衬底的一端；
[0045]漏区2，位于FinFET衬底I之上，且设置在FinFET衬底的相对于设置源区的一端的另一端；
[0046]鳍形沟道3，悬空设置在FinFET衬底I之上，位于源区与漏区之间，与源区和漏区均接触。
[0047]作为本发明一个优选实施例，FinFET器件还包括:
[0048]氧化物层，该氧化物覆盖在FinFET衬底I的上表面的未与源区10及漏区2接触区域。
[0049]在此基础上，进一步的，该氧化物层的材质为氧化娃。
[0050]作为本发明一个优选实施例，FinFET器件还包括:
[0051]位于所述鳍形沟道的除与所述源区和所述漏区接触的表面的外围表面的高介电常数材料层，以及
[0052]位于所述高介电常数材料外围表面的金属