一种排除电性噪声干扰的方法
【技术领域】
[0001]本发明涉及集成电路制造技术领域，尤其涉及一种应用于半导体器件电性测试工艺的排除电性噪声干扰的方法。
【背景技术】
[0002]随着集成电路产业的发展，用户的需求也向体积更小化、能耗更低化发展，转变为对设计和工艺的要求就是特征尺寸进一步缩小，在保持器件性能的前提下降低工作电压和电流。这不仅需要更先进的制造工艺和材料，更需要更加精准的量测工具和手法来判断制造工艺是否达到要求。比如，进入90纳米技术节点后，器件的最小工作电压仅仅只有不到I伏特，对应的工作电流则小于I微安，而非工作状态下的漏电流(1ff)更是小到PA级，类似这种针对极小电流的检测对测试条件非常敏感，晶圆表面和周围的静电以及残存在器件中的电荷都会对测试结果造成很大的干扰。
[0003]虽然测试方法已经做了相应的改进，采取多次测试的方法可以降低干扰，并且在除静电的小环境中完成，但还是无法完全避免残存电荷对测试结果的影响，通常第一次测到的漏电流值比真实值高出近5?10倍，已经远远超出产品规格，对测试结果判断有很大影响，业界还没有能够排除电性噪声的电性检测方法。
[0004]目前半导体制造厂通常的做法是在完成后段连线后再对前段工艺的器件电性参数(WAT)做测试，采用尖端极细的探针与连接单一器件各端的金属Pad相接触，通过加载不同的电压、电流组合收集相应的电性参数(如图1测试结构图所示)。在测试微小电流参数，例如1ff、Ileak时增加测试时间，读取稳定后的测试值有助于排除Pad表面的静电，但这种方法不能排除半导体材料内部无规则分布的电荷干扰。
[0005]以N型MOS器件为例(如图2所示)，栅极氧化物与多晶硅栅位于源漏端之间，N型注入的源漏端位于P型阱中与周围器件互相隔离。半导体工艺通常会用到电子束、离子束设备，以及分布在周围环境的静电，在逐层工艺后，材料内、材料间可能无规则分布着一些自由电荷，在测试时通过连接线传导到测试设备端，对测试结果产生影响。
【发明内容】
[0006]鉴于上述问题，本发明提供一种排除电性噪声干扰的方法，应用于半导体器件的电性测试工艺，通过利用器件各组成部分形成的单一 P型/N型结构，利用表面电荷积累形成的电势差使材料内无序电荷在电场作用下向一端聚集并释放，以排除电性干扰对测试的影响。
[0007]本发明解决上述技术问题所采用的技术方案为:
[0008]一种排除电性噪声干扰的方法，应用于半导体器件的电性测试工艺，其特征在于，包括:
[0009]将一完成后段铜连线工艺后的半导体器件放置于真空腔内的工作台上；
[0010]将与所述半导体器件背面接触的工作台接地，以保持“零”电势；
[0011]利用聚焦电子束以特定的入射能量入射到所述半导体器件表面的待测试区域，以在所述半导体器件表面形成电势差；
[0012]其中，形成的所述电势差驱使所述半导体器件内的无序电荷在电场作用下向一端聚集并释放，以排除电性噪声干扰对所述半导体器件电性测试的影响；以及
[0013]对所述半导体器件加载符合电性测试的偏压条件，以进行所述电性测试。
[0014]优选的，上述排除电性噪声干扰的方法，其中，所述真空腔体为带电子束的真空腔体。
[0015]优选的，上述排除电性噪声干扰的方法，其中，利用聚焦电子束以特定的入射能量入射到所述半导体器件表面的待测试区域时，使所述聚焦电子束与所述半导体器件表面垂直，并平移扫过所述半导体器件表面的待测试区域。
[0016]优选的，上述排除电性噪声干扰的方法，其中，当所述半导体器件为NMOS器件时:
[0017]所述聚焦电子束的入射能量大于所述NMOS器件表面的移除电子量，以使所述NMOS器件表面呈负偏压状态，从而器件内的无序电荷在负偏压作用下向衬底聚集，并通过所述工作台被释放，以排除干扰电性测试的电荷。
[0018]优选的，上述排除电性噪声干扰的方法，其中，当所述半导体器件为PMOS器件时:
[0019]所述聚焦电子束的入射能量小于所述PMOS器件表面的移除电子量，以使所述PMOS器件表面呈正偏压状态。
[0020]优选的，上述排除电性噪声干扰的方法，其中，所述符合电性测试的偏压条件为四端连续偏压。
[0021]上述技术方案具有如下优点或有益效果:本发明提供的一种排除电性噪声干扰的方法，在半导体器件可接受测试(WAT)前，针对微小电流测试，以聚焦电子束做预处理，利用器件各组成部分形成的单一P型/N型结构，利用表面电荷积累形成的电势差使材料内无序电荷在电场作用下向一端聚集并释放，以排除电性干扰对测试的影响，从而使得后续的电性测试获得稳定准确的测试结果。
【附图说明】
[0022]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
[0023]图1是现有技术中对半导体器件进行电性测试的测试结构图；
[0024]图2是电性测试时电荷干扰测试示意图；
[0025]图3是本发明的排除电性噪声干扰的方法流程图；
[0026]图4是对半导体器件进行聚焦电子束预处理的示意图；
[0027]图5是电子束入射能量与电子溢出量的关系图；
[0028]图6是实施例中NMOS器件表面电荷积累与排除示意图。
【具体实施方式】
[0029]下面结合具体实施例对本发明的排除电性噪声干扰的方法作详细说明。
[0030]在做电性检测时，与器件电性参数相关工艺，例如有源区、栅极图形工艺，离子注入与离子激活工艺都已经完成，各独立器件皆可以正常运作。但为了尽可能释放材料内无序电荷以排除其干扰，需要在器件内部形成导通回路，无序电荷在导通回路的电场作用下被驱离出器件工作区。本发明要解决的正是排除半导体材料内部电荷在微小电流参数测试时的干扰，使测试值更精确。
[0031]本发明的排除电性噪声干扰的方法的原理是:半导体制造厂在产品器件参数可接受测试(WAT)时，针对微小电流测试，在读取测试值前以聚焦电子束做预处理，再以预设偏压获得稳定准确的测试结果。本发明通过利用器件各组成部分形成的单一 P型/N型结构，利用表面电荷积