缘层的图形是通过一次构图工艺形成，因而，可减少一张mask，从而降低了生产成本。
[0052]在本发明的一些实施例中，第一透明导电层为公共电极所在层，第二透明导电层为像素电极所在层，且公共电极为板状电极，像素电极为狭缝电极。
[0053]在本发明的另一些实施例中，第一透明导电层为像素电极所在层，第二透明导电层为公共电极所在层，像素电极为板状电极，公共电极为狭缝电极。
[0054]无论在上述那两种类型的实施例中，当第二透明导电层需要与之前形成的其他膜层连接时，在形成第二透明导电层之前，需要形成贯穿所述第二绝缘层和所述第一透明导电层的第一过孔。
[0055]举例来说，当第二透明导电层为像素电极时，需要与之前形成薄膜晶体管的漏电极连接，因此需要形成贯穿所述第二绝缘层和所述第一透明导电层的第一过孔，以用于连接第二透明导电层和漏电极。
[0056]上述第一过孔包括形成在所述第二绝缘层上的第一子孔以及形成在所述第一透明导电层上的第二子孔，优选地，所述第二子孔的孔径大于所述第一子孔的孔径，以避免形成在所述第一过孔中的第二透明导电层与第一透明导电层短路。
[0057]为了使得所述第二子孔的孔径大于所述第一子孔的孔径，本发明实施例中，可以在制作所述第二绝缘层和所述第一透明导电层时，对第一透明导电层进行过刻处理。
[0058]下面分别对第一透明导电层为公共电极所在层，第二透明导电层为像素电极所在层的实施例，以及第一透明导电层为像素电极所在层，第二透明导电层为公共电极所在层的实施例，进行详细说明。
[0059](—)所述第一透明导电层为公共电极所在层，所述第二透明导电层为像素电极所在层，所述公共电极为板状电极，所述像素电极为狭缝电极的实施例。
[0060]本实施例中，阵列基板的制作方法可以包括以下步骤:
[0061]步骤11:提供一衬底基板；
[0062]步骤12:在所述衬底基板上形成薄膜晶体管的图形；
[0063]步骤13:在所述薄膜晶体管上形成第一绝缘层的图形，所述第一绝缘层上形成有第二过孔；
[0064]步骤14:通过一次构图工艺在所述第一绝缘层上形成第一透明导电层和第二绝缘层的图形，所述第一透明导电层和第二绝缘层上形成有第一过孔，所述第一过孔与至少部分所述第二过孔连通形成接触孔；
[0065]步骤15:在所述第二绝缘层上形成第二透明导电层的图形，所述第二透明导电层包括像素电极，所述像素电极通过所述接触孔与所述漏电极连接。
[0066]其中，步骤14中通过一次构图工艺形成第一透明导电层和第二绝缘层的图形的步骤具体可以包括:
[0067]步骤141:依次形成第一透明导电薄膜和第二绝缘薄膜；
[0068]步骤142:在所述第二绝缘薄膜上涂覆光刻胶；
[0069]步骤143:利用第一掩膜版，对所述光刻胶进行曝光和显影，形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域包括对应公共电极所在位置的区域，所述光刻胶去除区域包括对应第一过孔所在位置的区域；
[0070]步骤144:对所述光刻胶去除区域的第二绝缘薄膜进行刻蚀，在所述第二绝缘薄膜上形成第一子孔；
[0071]步骤145:采用过刻工艺对所述光刻胶去除区域的第一透明导电薄膜进行刻蚀，在所述第一透明导电薄膜上形成第二子孔，所述第二子孔的孔径大于所述第一子孔的孔径，所述第一子孔和所述第二子孔连通形成所述第一过孔；
[0072]步骤146:剥离光刻胶，形成第一透明导电层和第二绝缘层的图形。
[0073]通过上述方法，可通过一次构图工艺形成第一透明导电层和第二绝缘层的图形，减少mask数量，降低生产成本，另外，采用过刻工艺，使得形成在第一透明导电层上的第二子孔的孔径大于形成在第二绝缘层上的第一子孔的孔径，以避免形成在所述第一过孔中的第二透明导电层与第一透明导电层短路。
[0074]另外，为降低公共电极的电阻，本发明实施例的制作方法还可以包括:形成公共电极线的步骤，所述公共电极与所述公共电极线连接，所述公共电极线可与所述薄膜晶体管的栅电极或源/漏电极同层同材料，且通过一次构图工艺形成，以减少mask数量，降低生产成本。
[0075]本发明实施例中的阵列基板还可以包括多条栅线和多条数据线，所述栅线和数据线交叉限定出多个像素区域，可以在每一像素区域中设置一过孔，用于连接所述公共电极和所述公共电极线。当然，也可以在一部分像素区域中设置所述过孔，而在另一部分像素区域不设置所述过孔。
[0076]本发明实施例中的阵列基板包括显示区域和非显示区域，其中，上述栅线、数据线以及薄膜晶体管等均设置在显示区域，而非显示区域中则包括用于将栅线和数据线连接至驱动芯片的连接引线。
[0077]所述连接引线可以包括:栅线引线，所述栅线引线包括:栅金属部分和透明导电部分，其中，透明导电部分通过过孔与栅金属部分连接，所述栅金属部分与所述栅线、薄膜晶体管的栅电极由同一栅金属薄膜形成，所述透明导电部分与所述第二透明导电层由同一透明导电薄膜形成。
[0078]所述连接引线还可以包括:数据线引线，所述数据线引线包括:源漏金属部分和透明导电部分，其中，透明导电部分通过过孔与源漏金属部分连接，所述源漏金属部分与所述数据线、薄膜晶体管的源电极和漏电极由同一源漏金属薄膜形成，所述透明导电部分与所述第二透明导电层由同一透明导电薄膜形成。
[0079]为减少第一透明导电层与源/漏电极之间的电容，本发明实施例的阵列基板的制作方法还可以包括:在所述第一绝缘层和所述第一透明导电层之间形成绝缘介质层的图形的步骤。优选地，所述绝缘介质层为树脂(Resin)层。
[0080]上述实施例中的薄膜晶体管可以底栅型薄膜晶体管，也可以为顶栅型薄膜晶体管，下面以包括底栅型薄膜晶体管的阵列基板的制作方法为例，结合附图，对本发明的【具体实施方式】作进一步详细描述。
[0081]请参考图1A-图1E以及图2A-图2G，本发明实施例一的阵列基板的制作方法包括以下步骤:
[0082]步骤21:请参考图2A，提供一衬底基板101，所述衬底基板101包括显示区域和非显示区域，非显示区域由包括栅极引线区域和数据线引线区域；
[0083]步骤22:请参考图1A和图2B，通过一次构图工艺，在所述衬底基板101上形成栅金属层的图形，所述栅金属层包括:位于显示区域的栅电极1021、栅线1022和公共电极线1023，以及位于非显示区域的用于形成栅线引线的栅金属部分1024 ;
[0084]步骤23:请参考图2C，形成栅绝缘层103的图形，所述栅绝缘层103上形成有对应公共电极线1023的过孔201，以及对应栅金属部分1024的过孔202 ；
[0085]步骤24:请参考图1B和图2D，通过一次构图工艺，形成有源层104和源漏金属层的图形，其中，所述源漏金属层包括:位于显示区域的数据线1051、源电极1052和漏电极1053，以及位于非显示区域的用于形成数据线引线的源漏金属部分1054 ;
[0086]步骤25:请参考图1C和图2E，通过一次构图工艺，形成第一绝缘层106和绝缘介质层107的图形，其中，所述第一绝缘层106和所述绝缘介质层107上形成有对应公共电极线1023的过孔，对应所述栅金属部分的过孔，对应所述源漏金属部分的过孔303以及对应所述漏电极1053的过孔204 ;对应公共电极线1023的过孔与过孔201连通形成接触孔301 ；对应所述栅金属部分的过孔与过孔202连通形成接触孔302 ;
[0087]步骤26:请参考图1D和图2F，通过一次构图工艺，形成第一透明导电层108和第二绝缘层109的图形，其中，所述第一透明导电层108包括公共电极，所述公共电极为板状电极，通过接触孔301与公共电极线1023连接，所述第一透明导电层108和第二绝缘层109上形成有第一过孔，所述第一过孔对应漏电极1053位置，所述第一过孔包括形成在第二绝缘层109上的第一子孔，以及形成在第一透明导电层108上的第二子孔，所述第二子孔的孔径大于所述第一字孔的孔径；第一过孔与过孔204连通形成接触