一种生产沟槽型vdmos的方法及沟槽型vdmos的制作方法
【技术领域】
[0001]本发明涉及半导体芯片制造工艺技术领域，特别涉及一种生产沟槽型VDM0S的方法及沟槽型VDM0S。
【背景技术】
[0002]如图1所示，在现有沟槽型VDM0S (垂直双扩散金属氧化物半导体晶体管)的结构中，栅漏之间的电容，主要是因为沟槽底部的栅极多晶硅/栅氧化层/外延层之间的寄生电容造成的，这个电容会影响VDM0S的动态特性，为了降低这个电容值，目前主要有一种方法是增加栅氧化层的厚度，但这会影响到VDM0S的其他参数，比如阈值电压。
[0003]常规的沟槽型VDM0S的制造工艺流程如下:
[0004]步骤1，在N型外延层和N型衬底的基础上先生长出沟槽，如图2所示；
[0005]步骤2，在沟槽中生长栅氧化层以及多晶硅，如图3所示；
[0006]步骤3，刻蚀位于沟槽外部的多晶硅，刻蚀后的结构如图4所示；
[0007]步骤4，将P型离子注入未完成的VDM0S结构中，形成P_体区，P_体区的位置如图5所示；
[0008]步骤5，通过光刻胶将N型离子注入到未完成的VDM0S结构中，形成N+源区，N+源区的位置如图6所示；
[0009]步骤6，介质层的生长以及接触孔的制作，制作完成后的VDM0S结构如图7所示；
[0010]步骤7，外围金属层的制作，制作完成后的最终沟槽型VDM0S结构如图8所示。
【发明内容】
[0011]本发明要解决的技术问题是提供一种生产沟槽型VDM0S的方法及沟槽型VDM0S，用以解决在现有沟槽型VDM0S的结构中，因沟槽底部的栅极多晶硅/栅氧化层/外延层之间的寄生电容会造成栅漏之间存在电容，这个电容会影响VDM0S的动态特性的问题。
[0012]为了解决上述技术问题，本发明实施例提供一种生产沟槽型VDM0S的方法，包括:
[0013]在衬底上的外延层表面制作沟槽；
[0014]在形成有所述沟槽的外延层表面上生长氧化层，其中，所述沟槽的侧壁和底部也生长有所述氧化层；
[0015]在所述氧化层的表面生长氮化硅层，所述氮化硅层完全填满所述沟槽；
[0016]刻蚀去除沟槽外部氧化层之上的氮化硅层，以及刻蚀去除沟槽外部全部氧化层以及沟槽侧壁上的氧化层，在所述沟槽底部保留预定厚度的氧化层，使所述沟槽内的氮化硅层的下表面位于所述沟槽底部的氧化层内；
[0017]在所述沟槽外围边缘、沟槽侧壁生长出直达沟槽底部氧化层的栅氧化层，且所述沟槽内的栅氧化层和氮化硅层之间存在缝隙；
[0018]在所述缝隙以及沟槽外部的栅氧化层上生长多晶硅层，所述多晶硅层完全填满所述缝隙，并刻蚀去除沟槽外部的多晶硅层；
[0019]在沟槽之间的外延层中注入以及驱入硼离子，形成P-体区；
[0020]在靠近沟槽顶部的外延层中注入以及驱入磷离子，形成N+源区；
[0021]在沟槽上方生长介质层以及形成接触孔；
[0022]形成覆盖所述介质层和外露的栅氧化层以及衬底的金属层。
[0023]进一步地，所述在衬底上的外延层上方制作沟槽具体为:
[0024]在衬底上的外延层表面生长厚度为0.02um至0.20um的氧化层，并光刻、刻蚀出沟槽；
[0025]所述氧化层的生长温度为900°C至1100°C。
[0026]进一步地，所述沟槽的侧壁和底部的所述氧化层的生长厚度为0.02um至0.20um且所述氧化层的厚度小于整个沟槽宽度的三分之一。
[0027]进一步地，所述氮化硅的生长温度为600°C至1000°C。
[0028]进一步地，所述刻蚀去除沟槽外部全部氧化层以及沟槽侧壁上的氧化层，在所述沟槽底部保留预定厚度的氧化层的步骤具体为:
[0029]采用氢氟酸刻蚀去除沟槽外部全部氧化层以及沟槽侧壁上的氧化层，且使沟槽底部预定厚度的氧化层的厚度大于所述沟槽深度的五分之一。
[0030]进一步地，所述栅氧化层的生长厚度为0.02um至0.20um，生长温度为900°C至1100。。。
[0031]进一步地，所述多晶硅层的生长厚度为0.lum至0.3um，生长温度为500°C至700。。。
[0032]进一步地，所述刻蚀去除沟槽外部的多晶硅层的步骤具体为:
[0033]刻蚀去除分布在所述沟槽外部的多晶硅，使得所述多晶硅在沟槽内的高度与氮化硅的高度一致。
[0034]本发明实施例提供一种沟槽型VDM0S，包括:设置在衬底和外延层上的沟槽，沟槽之间分布有P-体区，沟槽四周分布有N+源区，紧邻沟槽上方设置有介质层，以及覆盖所述介质层和衬底的金属层，所述沟槽中分布有多晶硅层和栅氧化层，其中，所述沟槽中还分布有氮化硅层和氧化层，且所述氮化硅层的下表面低于所述氧化层的上表面，所述氧化层位于沟槽的底部，所述多晶硅层、栅氧化层以及氮化硅层从沟槽内壁到沟槽中心的分布顺序为:栅氧化层、多晶硅层、氮化硅层。
[0035]进一步地，所述氧化层的厚度大于沟槽深度的五分之一并且所述氧化层的上边界低于P-体区的下边界。
[0036]本发明的上述技术方案的有益效果如下:
[0037]上述方案中，通过在沟槽中心区域先生长氧化层，在沉积氮化硅，然后去除部分沟槽内的氧化层，再生长栅氧化层和掺杂多晶硅，将氮化硅包裹住，此种制作方法，使得沟槽的底部区域，没有掺杂多晶硅，只有氧化层和氮化硅，这样就相当于把栅漏电容的上极板消除了，有效的避免了栅漏电容。
【附图说明】
[0038]图1为现有的沟槽型VDM0S的栅漏电容分布结构示意图；
[0039]图2为现有的沟槽型VDM0S在沟槽制作完成后的示意图；
[0040]图3为现有的沟槽型VDM0S在栅氧化层以及多晶硅生长完成后的示意图；
[0041]图4为现有的沟槽型VDM0S在多晶??圭刻蚀完成后的7K意图；
[0042]图5为现有的沟槽型VDM0S在Ρ-体区制作完成后的示意图；
[0043]图6为现有的沟槽型VDM0S在Ν+源区制作完成后的示意图；
[0044]图7为现有的沟槽型VDM0S在介质层生长以及接触孔制作完成后的示意图；
[0045]图8为现有的沟槽型VDM0S在金属层制作完成后的示意图；
[0046]图9为本发明实施例的所述方法总体流程图；
[0047]图10为本发明实施例的沟槽型VDM0S在沟槽形成后的结构示意图；
[0048]图11为本发明实施例的沟槽型VDM0S在氧化层生长后的结构示意图；
[0049]图12为本发明实施例的沟槽型VDM0S在氮化硅生长后的结构示意图；
[0050]图13为本发明实施例的沟槽型VDM0S在氮化硅刻蚀后的结构示意图；
[0051]图14为本发明实施例的沟槽型VDM0S在氧化层刻蚀后的结构示意图；
[0052]图15为本发明实施例的沟槽型VDM0S在栅氧化层生长后的结构示意图；
[0053]图16为本发明实施例的沟槽型VDM0S在多晶硅生长后的结构示意图；
[0054]图17为本发明实施例的沟槽型VDM0S在多晶硅刻蚀后的结构示意图；
[0055]图18为本发明实施例的沟槽型VDM0S在Ρ-体区形成后的结构示意图；
[0056]图19为本发明实施例的沟槽型VDM0S在Ν+源区形成后的结构示意图；
[0057]图20为本发明实施例的沟槽型VDM0S在接触孔形成后的结构示意图；
[0058]图21为本发明实施例的沟槽型VDM0S在金属层形成后的结构示意图。
【具体实施方式】
[0059]为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0060]本发明针对现有的沟槽型VDM0S的结构中，因沟槽底部的栅极多晶硅/栅氧化层/外延层之间的寄生电容会造成栅漏之间存在电容，这个电容会影响VDM0S的动态特性的问题，提供一种生产沟槽型VDM0S的方法及沟槽型VDM0S。
[0061]如图9所示，本发明实施例的所述方法，包括:
[0062]步骤10，在衬底上的外延层表面制作沟槽；
[0063]步骤20，在形成有所述沟槽的外延层表面上生长氧化层；
[0064]应当说明的是，所述沟槽的侧壁和底部也生长有所述氧化层；
[0065]步骤30，在所述氧化层的表面生长氮化硅层，并且，所述氮化硅层的生长厚度应完全填满所述沟槽；
[0066]步骤40，刻蚀去除沟槽外部氧化层之上的氮化硅层，以及刻蚀去除沟槽外部全部氧化层以及沟槽侧壁上的氧化层；应当说明的是，在刻蚀去除所述氧化层后应在所述沟槽底部保留预定厚度的氧化层，使所述沟槽内的氮化硅层的下表面位于所述沟槽底部的氧化层内；
[0067]步骤50，在所述沟槽外围边缘、沟槽侧壁生长出直达沟槽底部氧化层的栅氧化层，且所述沟槽内的栅氧化层和氮化硅层之间存在缝隙；
[0068]步骤60，在所述缝隙以及沟槽外部的栅氧化层上生长多晶硅层，所述多晶硅层完全填满所述缝隙，并刻蚀去除沟槽外部的多晶硅层；
[0069]步骤70，形成P-体区；所述P-体区分布在沟槽之间；
[0070]步骤80，形成N+源区；所述N+源区位于沟槽顶部的外延层中；
[0071]步骤90，在沟槽上方生长介质层以及形成接触孔；
[0072]步骤100，形成金属层；所述金属层覆盖于所述介质层和外露的栅氧化层表面以及衬底表面。
[0073]本发明上述实施例，通过在沟槽中心区域先生长氧化层，在沉积氮化硅，然后去除部分沟槽内的氧化层，再生长栅氧化层和掺杂多晶硅，将氮化硅包裹住，此种制作