半导体器件的制作方法
【专利说明】半导体器件
[0001]相关申请的交叉引用
[0002]本申请主张2014年7月16日于韩国知识产权局所提交的韩国申请第10-2014-0089995号的优先权，通过引用将该韩国专利申请整体并入本文中，如同在本文进行了完整的阐述。
技术领域
[0003]本公开的实施方式有关于具有贯通电极的半导体器件、制造该半导体器件的方法、包含该半导体器件的电子系统以及包含该半导体器件的存储卡。
【背景技术】
[0004]被用在电子系统中的半导体器件可包含各种的电子电路元件，并且这些电子电路元件可以和半导体基板集成以构成半导体器件，半导体器件可被称为半导体芯片或是半导体小片(die)。在将包含存储器半导体芯片的半导体器件用在电子系统中之前，半导体器件可被囊封以具有封装形式。这些半导体封装可被用在诸如计算机、移动系统或数据存储媒体之类的电子系统中。
[0005]随着诸如智能电话之类的移动系统变得更轻而且更小，被用在移动系统中的半导体封装已经持续逐步地缩小。此外，大型电容性半导体封装随着多功能移动系统的发展而需求渐增。为了支持缩小，已经努力尝试将多个半导体器件设置在单一封装中，以提供诸如堆叠封装之类的大型电容性半导体封装。另外，已经提出了贯穿半导体芯片的直通硅穿孔(TSV)电极，以实现在单一堆叠封装中将这些半导体芯片彼此电连接的互连路径。
【发明内容】
[0006]各种的实施方式针对于具有贯通电极(through electrode)的半导体器件、制造该半导体器件的方法、包含该半导体器件的电子系统以及包含该半导体器件的存储卡。
[0007]根据一实施方式，一种半导体器件包含:具有不平坦表面的芯片主体，该不平坦表面包含彼此在不同的高度的至少两个区域；贯通电极，该贯通电极贯穿芯片主体并且具有通过芯片主体的不平坦表面露出的端部；设置在芯片主体的不平坦表面上的钝化(passivat1n)层；以及设置在钝化层及贯通电极的露出的端部上并且与芯片主体的不平坦表面交叠的凸块。
[0008]根据另一实施方式，一种制造半导体器件的方法包含如下步骤:形成贯穿具有不平坦表面的芯片主体的贯通电极，以使得一端部从芯片主体的不平坦表面突出，在芯片主体的不平坦表面以及贯通电极的突出的端部上形成一钝化层，平坦化贯通电极的突出的端部以在钝化层的顶表面露出贯通电极，以及在贯通电极及钝化层上形成凸块，其中凸块与芯片主体的不平坦表面交叠，并且其中芯片主体的不平坦表面包含设置在不同的高度的至少两个区域。
[0009]根据另一实施方式，一种电子系统包含半导体器件。该半导体器件包含:具有不平坦表面的芯片主体，该不平坦表面包含彼此在不同的高度的至少两个区域；贯通电极，该贯通电极贯穿芯片主体并且具有通过芯片主体的不平坦表面露出的端部；设置在芯片主体的不平坦表面上的钝化层；以及设置在钝化层以及贯通电极的露出的端部上并且与芯片主体的不平坦表面交叠的凸块。
[0010]根据另一实施方式，一种存储卡包含半导体器件。该半导体器件包含:具有不平坦表面的芯片主体，该不平坦表面包含彼此在不同的高度的至少两个区域；贯通电极，该贯通电极贯穿芯片主体并且具有通过芯片主体的不平坦表面露出的端部；设置在芯片主体的不平坦表面上的钝化层；以及设置在钝化层以及贯通电极的露出的端部上并且与芯片主体的不平坦表面交叠的凸块。
[0011]附记:
[0012]附记1、一种半导体器件，所述半导体器件包括:
[0013]芯片主体，所述芯片主体具有不平坦表面，所述不平坦表面包含彼此在不同的高度的至少两个区域；
[0014]贯通电极，所述贯通电极贯穿芯片主体并且具有通过所述芯片主体的所述不平坦表面露出的端部；预定的
[0015]钝化层，所述钝化层设置在所述芯片主体的所述不平坦表面上；以及
[0016]凸块，所述凸块设置在所述钝化层以及所述贯通电极的露出的端部上，并且与所述芯片主体的所述不平坦表面交叠。
[0017]附记2、根据附记1所述的半导体器件，所述半导体器件进一步包括设置在所述芯片主体的与所述不平坦表面相反的表面上的有源层。
[0018]附记3、根据附记1所述的半导体器件，其中，所述芯片主体的所述不平坦表面包括:
[0019]第一区域以及第三区域，所述第一区域以及所述第三区域设置在第一高度；以及
[0020]第二区域，所述第二区域以低于所述第一高度的第二高度而被设置在所述第一区域和所述第三区域之间。
[0021]附记4、根据附记3所述的半导体器件，其中，所述第二区域由距所述第一高度具有预定的深度的沟槽所限定。
[0022]附记5、根据附记3所述的半导体器件，其中，所述贯通电极的所述露出的端部位于所述第一区域的中央部分。
[0023]附记6、根据附记5所述的半导体器件，其中，所述贯通电极的所述露出的端部与所述第二区域的内侧间隔开预定的距离。
[0024]附记7、根据附记3所述的半导体器件，其中，所述凸块与所述第一区域的整个表面、所述第二区域的整个表面、以及所述第三区域的与所述第二区域相邻的部分交叠。
[0025]附记8、根据附记7所述的半导体器件，其中，所述凸块被设置在所述钝化层的被置于所述第二区域中的部分的内侧壁、外侧壁以及底表面之上。
[0026]附记9、根据附记1所述的半导体器件，其中，所述芯片主体的所述不平坦表面包括:
[0027]第一区域以及第三区域，所述第一区域以及所述第三区域设置在第一高度；以及
[0028]第二区域，所述第二区域以高于所述第一高度的第二水平高度而被设置在所述第一区域和所述第三区域之间。
[0029]附记10、根据附记9所述的半导体器件，其中，所述第二区域由距所述第一高度具有预定的高度的突出部所限定。
[0030]附记11、根据附记9所述的半导体器件，
[0031]其中，所述贯通电极的所述露出的端部在所述第一区域中从所述芯片主体的所述不平坦表面突出；并且
[0032]其中，所述贯通电极的所述露出的端部位于所述第一区域的中央部分。
[0033]附记12、根据附记11所述的半导体器件，其中，所述贯通电极的所述露出的端部与所述第二区域的内侧间隔开预定的距离。
[0034]附记13、根据附记9所述的半导体器件，其中，所述凸块与所述第一区域的整个表面、所述第二区域的整个表面、以及所述第三区域的与所述第二区域相邻的部分交叠。
[0035]附记14、根据附记13所述的半导体器件，其中，所述凸块被设置在覆盖所述第二区域的所述钝化层的内侧壁、外侧壁以及顶表面之上。
[0036]附记15、根据附记14所述的半导体器件，其中，所述凸块在所述第一区域中覆盖所述钝化层的在所述贯通电极的所述露出的端部的侧壁上的部分。
[0037]附记16、根据附记1所述的半导体器件，其中，所述芯片主体的所述不平坦表面包括:
[0038]第一区域，所述第一区域设置在第一高度；以及
[0039]第二区域，所述第二区域围绕所述第一区域并且设置在低于所述第一高度的第二高度处。
[0040]附记17、根据附记16所述的半导体器件，其中，所述第一区域由距所述第二高度具有预定的高度的突出部所限定。
[0041]附记18、根据附记17所述的半导体器件，其中，所述贯通电极的所述露出的端部位于所述第一区域的中央部分。
[0042]附记19、根据附记18所述的半导体器件，其中，所述凸块与所述第一区域的整个表面以及所述第二区域的与所述第一区域相邻的部分交叠。
[0043]附记20、根据附记19所述的半导体器件，其中，所述凸块在所述第一区域中被设置在所述钝化层的在所述突出部的侧壁上的部分之上。
【附图说明】
[0044]本公开的实施方式在考虑附图及所附的详细说明的情况下将变得更加明白，其中:
[0045]图1是例示根据一实施方式的半导体器件的一部分的平面图；
[0046]图2是沿着图1的线1-1 ’所截取的横截面图；
[0047]图3是例示根据另一实施方式的半导体器件的一部分的平面图；
[0048]图4是沿着图3的线I1-1I ’所截取的横截面图；
[0049]图5是例示根据又一实施方式的半导体器件的一部分的平面图；
[0050]图6是沿着图5的线II1-1II ’所截取的横截面图；
[0051]图7至图14是例示根据一实施方式的制造半导体器件的方法的横截面图；
[0052]图15至图22是例示根据另一实施方式的制造半导体器件的方法的横截面图；
[0053]图23至图30是例示根据又一实施方式的制造半导体器件的方法的横截面图；
[0054]图31是例示根据一实施方式的包含半导体器件中的至少一个半导体器件的一电子系统的框图；以及
[0055]图32是例示根据一实施方式的包含半导体器件中的至少一个半导体器件的另一电子系统的框图。
【具体实施方式】
[0056]以下的实施方式可提供能够增加在钝化层以及凸块之间的接触面积的半导体器件。具体地说，根据一些实施方式的半导体器件可包括具有带有凹处的不平坦表面的芯片主体、以及贯穿芯片主体的贯通电极，使得贯通电极的端部在不平坦表面的一部分露出。钝化层可被设置在芯片主体的不平坦表面上，以具有和芯片主体的不平坦表面一致的表面轮廓。凸块可以覆盖贯通电极的露出的端部，并且可以横向延伸到钝化层上，以与凹处交叠。因此，在凸块及钝化层之间的接触面积增加，以抑制凸块的隆起现象(lift phenomenon)。
[0057]将会了解到的是，尽管术语第一、第二、第三等在本文中可被用来描述各种元件，但是这些元件不应该受限于这些术语。这些术语被用来区别一元件与另一元件。因此，在某些实施方式中的第一元件可以在另外的实施方式中被称为第二元件。
[0058]同样将会理解到的是，当一元件被称为在另一元件“上”、“上方”、“下”或“下方”时，其可以直接在另一元件“上”、“上方”、“下”或“下方”，或者还可以存在介于中间的元件。
[0059]进一步将会理解到的是，当一元件被称为“连接”或“耦接”至另一元件时，其可能是直接连接或親接至所述另一元件、或者可以存在介于中间的元件。相反，当一元件被称为“直接连接”或“直接耦接”至另一元件时，则并没