100可作为MOSFET来操作。
[0043]电介质区13的其余部分形成在源极金属化10与分别栅电极12和第一表面101之间的夹层电介质。
[0044]在示例性实施例中，源极金属化10经由穿过夹层电介质13并在半导体主体40内形成的浅沟槽接触与源极区15和主体接触区5c电接触。在其它实施例中，源极金属化10基本上在第一表面101处电接触源极区15和主体接触区5c。
[0045]根据另一实施例，(多个)栅电极12和(多个)栅极电介质13a在从第一表面101延伸到半导体主体40内的相应沟槽中形成。在这个实施例中，主体区5和源极区15邻接相应沟槽的上部分，而漂移部分1邻接相应沟槽的下部分。在这个实施例中，漂移部分1可以不延伸到有源区域110中的第一表面101。再次参考图1，解释了另外的实施例。
[0046]根据实施例，ρ型补偿区6和漂移部分1的掺杂浓度被选择，使得在断开状态中它们的电荷可相互耗尽，以及在导通状态中从源极金属化10到漏极金属化11形成不间断的低电阻传导路径。
[0047]有源区域110可由源极区15和配置成形成和/或改变在邻近主体区5中的沟道区的绝缘栅电极12的存在限定。有源区域110也可由用于传送在源极金属化10和漏极金属化11之间的负载电流的有源单元(一般是MOSFET单元)的存在限定。
[0048]如图1所示，夹层电介质13 —般还覆盖在外围区域120中的半导体主体40。夹层电介质13可基本上延伸到边缘41。
[0049]根据实施例，半导体主体40还包括在外围区域120中的与漂移部分1欧姆接触的低掺杂半导体区2。
[0050]低掺杂半导体区2可以是轻ρ掺杂或轻η掺杂半导体区。使用在外围区域120中的低掺杂半导体区2 —般减小开关损耗。
[0051]—般，低掺杂半导体区2具有小于大约1015 cm 3或甚至小于大约10 14 cm 3的最大掺杂浓度。更一般地，低掺杂半导体区2是本征半导体区。一般，第一和第二柱区的掺杂浓度是低掺杂半导体区2的最大掺杂浓度的至少大约10倍。
[0052]如果未指定，术语半导体区或半导体层的掺杂浓度当与另一半导体区或半导体的掺杂浓度比较来使用时也可以指的是相应的半导体区或半导体层的掺杂剂的最大浓度和/或平均或一般浓度。在半导体区或半导体层内，掺杂浓度可改变。
[0053]低掺杂半导体区2的掺杂浓度一般是漂移部分1 (和补偿区6)的掺杂浓度的至多1/5，更一般地是至多大约1/10，甚至更一般地是至多大约1/20，甚至更一般地是至多大约1/50，例如是大约1/100。
[0054]此外，低掺杂半导体区2的掺杂浓度一般取决于半导体器件的电压类别。例如，η型低掺杂半导体区2的施主的最大掺杂浓度对于具有600V的额定阻断电压的半导体器件100可以在从大约2*1013cm3到大约2*10 14cm 3的范围内。
[0055]低掺杂半导体区2的(施主的)最大掺杂浓度可基本上对应于低掺杂半导体区2的(施主的)平均掺杂浓度，且一般低于大约1015cm 3，更一般地低于大约5*1014cm 3或甚至低于大约1014cm 3，即低掺杂半导体区2可以基本上是具有在从大约1013cm 3到大约10 14cm 3的范围内的掺杂浓度的本征半导体区。
[0056]此外，低掺杂半导体区2 —般只布置在外围区域120中，并可延伸到在外围区域120中的第一表面101。
[0057]在示例性实施例中，外围区域120的p型柱区6 (补偿区)邻接p型连接区17，其经由主体区5’的最外边部分与源极金属化10欧姆接触。
[0058]连接区17 —般是可耗尽半导体区，即当在断开状态中反向电压施加在漏极金属化11和源极金属化10之间从而使在邻接的η型柱区和ρ型柱区6之间形成的ρη结反向加偏压时已经基本上耗尽的半导体区，该反向电压低于半导体器件100的额定击穿电压。由于使用可耗尽连接区17或至少部分地可耗尽的连接区17，紧靠第一表面源极101的外围区域120的主要部分的电位在较高的反向电压下不同于源极电位。因此，击穿电压的减小可被避免。连接区17的掺杂浓度一般被选择，使得只有高于例如额定击穿电压的至少大约五分之一或一半的足够高的反向电压施加在源极金属化10和漏极金属化11之间，连接区17才基本上被耗尽。
[0059]在图1所示的示例性实施例中，外围区域120的第一和第二柱区1、6基本上延伸到与在有源区域110中的第一和第二柱区1、6相同的深度内。
[0060]根据实施例，外围区域120的ρ型柱区6的最外边部分(即最接近于边缘41的外围区域120的ρ型柱区)在水平位置χΟ处形成与低掺杂半导体区2的界面46，其中当额定击穿电压施加在源极金属化10和漏极金属化11之间时，在第一表面101处的电压是额定击穿电压的至少大约五分之一。
[0061]界面46可被形成为在最外边的ρ型柱区6和η型低掺杂半导体区2之间或在最外边的η型柱区1和ρ型低掺杂半导体区2之间的ρη结。
[0062]可选地，界面46可被形成为在相同导电类型的最外边的柱区1、6和低掺杂低掺杂半导体区2之间的结。
[0063]在本说明书的上下文中，术语“结”意在描述在邻接的半导体区(即处于直接机械接触的半导体区或具有相同导电类型但具有明显不同的掺杂浓度的邻接的半导体部分)之间的边界表面。
[0064]在本说明书的上下文中，如在本说明书中使用的术语“ρη结”意在描述在邻接的半导体区或不同导电类型的半导体部分之间的边界表面。
[0065]—般，界面46在水平位置χΟ处形成，其中当额定击穿电压施加在源极金属化10和漏极金属化11之间时，在第一表面101处的电压是额定击穿电压的至少大约三分之一、甚至更一般地至少大约一半。
[0066]数字模拟示出，与类似结构比较，半导体器件100的外围区域120的开关损耗可减小直至大约1/10，但没有在外围区域中的交替的η型和ρ型柱区1、6或有在较接近于边缘和在边缘处的半导体区延伸的外围区域中的交替的η型和ρ型柱区1、6，当额定击穿电压施加在源极金属化10和漏极金属化11之间时所述半导体区基本上在漏极电位上而基本上不减小击穿电压。这是因为低掺杂半导体区2 (本征半导体区2)位于外围区域120的区中，其中在阻断模式(反向偏压)期间的电场足够低，使得由于从补偿结构1、6到分别低掺杂半导体区2和边缘41的过渡而引起的半导体结构的对称破坏不或几乎不导致额外击穿电压的减小。
[0067]发现在边缘41和界面46之间的水平距离dl除以在源极金属化10和界面46之间的水平距离d3在从大约0.1到大约0.9的范围内、更一般地在从大约0.2到大约0.5的范围内的芯片设计在给定额定击穿电压下导致特别低的开关损耗。
[0068]如图1所示，外围区域120—般包括具有交替的η型和ρ型柱区1、6的内部分120a和没有柱区1、6的外部分120b。
[0069]在示例性实施例中，与漏极金属化11欧姆接触并形成等电位区的高掺杂场停止区8布置在外围区域120 (外部分120b)中和在低掺杂半导体区2与边缘41之间。
[0070]场停止区8也可延伸到第一表面101和/或漏极区4。在场停止区8具有与低掺杂半导体区2相同的导电类型(在图1所示的示例性实施例中是η型)的实施例中，场停止区8也可通过低掺杂半导体区2的较低部分与场停止区3间隔开。
[0071]如图1所示，连接区17 —般接近于场停止区8延伸。
[0072]由于场停止区8，在断开状态中的电场不或至少几乎不延伸到边缘41。因此，低泄漏电流被确保，因为可由锯开引起的晶体缺陷被高掺杂场停止区8屏蔽。
[0073]进一步发现，在界面46和等电位区8之间的水平距离d2除以在第一表面101和漏极区4之间的垂直距离d4在从大约0.5到大约3、更一般地在从大约0.8到大约1.5的范围内的芯片设计在给定额定击穿电压下导致特别低的开关损耗。
[0074]等电位区也可由场板11a形成和/或包括场板11a，场板11a布置在第一表面101上，通过电介质区13与半导体主体40间隔开并与漏极金属化11和漏极区4欧姆接触。场板11a可能经由场停止区8和穿过电介质区13延伸的例如多晶硅插塞的导电插塞(未在图1中示出)与漏极金属化11欧姆接触。
[0075]—般，半导体器件100的半导体主体40还包括在外围区域120中的η型可耗尽半导体区18 (第二可耗尽半导体区)，其布置在连接区17 (第一可耗尽半导体区)和第一表面101之间并形成与连接区17的ρη结。第二可耗尽半导体区18 —般具有比低掺杂半导体区2的最大掺杂浓度高的最大掺杂浓度。一般，第二可耗尽半导体区18的垂直积分掺杂剂浓度匹配或低于连接区17的垂直积分掺杂剂浓度。第二可耗尽半导体区18 —般使边缘终止结构逆着在第一表面101上的表面电荷而稳定并减少空穴到电介质区13中的注入。
[0076]第二可耗尽半导体区18的掺杂浓度可以是不变的或随着分别离边缘41和场停止区8的距离的增加而连续地或以分立的步长降低。第二可耗尽半导体区18的垂直延伸可以是不变的或随着分别离边缘41和场停止区8的距离的减小而连续地或以分立的步长增加。
[0077]同样，连接区17的掺杂浓度可以是不变的或随着分别离边缘41和场停止区8的距离的减小而连续地或以分立的步长降低。连接区17的垂直延伸可以是不变的或随着分别离边缘41和场停止区8的距离的减小而连续地或以分立的步长减小。
[0078]在图1所示的示例性实施例中，半导体器件100还包括与栅电极12和栅极金属化(未在图1中示出)欧姆接触的场板12a。因此，在断开状态(反向偏压)中的电场分布可进一步被平滑和/或半导体器件100关于在电介质区13中的移动电荷的灵敏度进一步减小。
[0079]场板12a —般布置在场板11a和源极金属化10之间。
[0080]场板11a和/或场板12a可以是阶梯状的，如即场板11a和/或12a离第一表面101的垂直(最小)距离可在水平方向X上基本上阶梯式地改变。在其它实施例中，场板11a、12a中的仅仅一个或甚至没有一个布置在第一表面101上。<