软件取决于特定应用和对整个系统强加的设计限制。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但不应将此类实施方案决策解释为造成与本发明范围的脱离。
[0065]结合本文中所揭示的实施例而描述的方法、序列和/或算法可直接以硬件、以由处理器执行的软件模块或以两者的组合体现。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPR0M存储器、EEPROM存储器、寄存器、硬盘、可装卸磁盘、CD-ROM，或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息和将信息写入到存储媒体。在替代方案中，存储媒体可以与处理器成一体。
[0066]因此，本发明的实施例可包含体现用于扩散桥接单元库的方法的非暂时性计算机可读媒体。因此，本发明不限于所说明的实例且用于执行本文中描述的功能性的任何装置包含在本发明的实施例中。
[0067]尽管前述揭示内容展示了本发明的说明性实施例，但应注意，可在不脱离由所附权利要求书界定的本发明的范围的情况下在本文中做出各种改变和修改。不需要以任何特定次序执行根据本文中所描述的本发明的实施例的方法权利要求项的功能、步骤和/或动作。此外，虽然可以单数形式来描述或主张本发明的元件，但还预期复数形式，除非明确地陈述限于单数形式。
【主权项】
1.一种包括集成电路的设备，所述集成电路包括: 供应轨； 接地轨；及 第一单元，所述第一单元具有左边缘及右边缘，所述第一单元包括: P掺杂扩散区，其包含在所述第一单元中且从所述左边缘到所述右边缘是连续的，所述P掺杂扩散区电连接到所述供应轨； 第一多晶硅栅极，其安置在所述P掺杂扩散区上方且电连接到所述供应轨；η掺杂扩散区，其包含在所述第一单元中且从所述左边缘到所述右边缘是连续的，所述η掺杂扩散区电连接到所述接地轨； 第二多晶硅栅极，其安置在所述η掺杂扩散区上方且电连接到所述接地轨； 左浮动多晶硅栅极，其安置在所述Ρ掺杂及η掺杂扩散区上且接近所述左边缘；及 右浮动多晶硅栅极，其安置在所述Ρ掺杂及η掺杂扩散区上且接近所述右边缘。2.根据权利要求1所述的设备，所述集成电路进一步包括: 第二单元，所述第二单元具有左边缘，所述第二单元包括: Ρ掺杂扩散区； η掺杂扩散区； Ρ掺杂桥接扩散区，其将所述第一和第二单元的所述Ρ掺杂扩散区连接在一起；及 η掺杂桥接扩散区，其将所述第一和第二单元的所述η掺杂扩散区连接在一起。3.根据权利要求2所述的设备，其中所述ρ掺杂桥接扩散区及所述η掺杂桥接扩散区各自安置在所述右浮动多晶硅栅极下方。4.根据权利要求2所述的设备，其中所述ρ掺杂桥接扩散区及所述η掺杂桥接扩散区各自安置在所述右浮动多晶硅栅极上方。5.根据权利要求2所述的设备，其中所述ρ掺杂桥接扩散区及所述η掺杂桥接扩散区各自安置在所述左浮动多晶硅栅极下方。6.根据权利要求2所述的设备，其中所述ρ掺杂桥接扩散区及所述η掺杂桥接扩散区各自安置在所述左浮动多晶硅栅极上方。7.根据权利要求2所述的设备，所述第二单元包括安置在所述第二单元的所述ρ掺杂区及所述η掺杂区上且接近所述第二单元的所述左边缘的左浮动多晶硅栅极。8.根据权利要求7所述的设备，所述第二单元具有右边缘，其中所述第二单元的所述ρ掺杂区从所述第二单元的所述左边缘到所述第二单元的所述右边缘是连续的，且其中所述第二单元的所述η掺杂区从所述第二单元的所述左边缘到所述第二单元的所述右边缘是连续的。9.根据权利要求1所述的设备，其中所述设备选自由以下各者组成的群组:电话、平板计算机、基站及计算机系统。10.一种将集成电路中的单元桥接在一起的方法，所述方法包括: 将标记层添加到单元的每一边缘； 对于触摸两个扩散边缘的每一标记形状，使由所述每一标记形状触摸的所述两个扩散边缘的最短扩散边缘生长，其中所述生长是所述每一标记形状的宽度； 将布尔型“与”应用于生长的扩散边缘及标记形状以界定新扩散区； 使每一新扩散区生长成具有所述集成电路的多晶硅间距；及 使每一浮动栅极接近生长的新扩散区而生长。11.根据权利要求10所述的方法，其中使每一浮动栅极接近生长的新扩散区而生长包含在所述生长的新扩散区下方使所述每一浮动栅极生长。12.—种将集成电路中的单元桥接在一起的方法，所述方法包括: 在单元在设计中的后放置期间，在所述设计中插入连续扩散可相容CDC填充单元； 在放置行上将单元分组及排序以形成单元列表；及 依序遍历所述单元列表，其中 如果所述单元列表中的单元是CDC单元且所述单元的相邻单元是CDC单元，所述单元及其相邻单元各自包括扩散区，那么在所述单元的边缘处产生桥接单元以使所述单元及其相邻单元重叠，以便将所述单元及其相邻单元的所述扩散区电连接在一起。13.根据权利要求12所述的方法，其进一步包括: 如果所述单元列表中的第二单元是填充单元且所述第二单元的相邻单元是CDC单元，所述第二单元及其相邻单元各自包括扩散区，那么使用具有向所述第二单元的所述相邻单元提供改进的性能的扩散轮廓的填充单元取代所述填充单元，且在所述第二单元的边缘处产生桥接单元以使所述第二单元及其相邻单元重叠，以便将所述第二单元及其相邻单元的所述扩散区电连接在一起。14.一种产生集成电路中的填充单元的方法，所述方法包括: 在设计中添加第一组放置约束，所述第一组放置约束强制连续扩散可相容CDC单元与非CDC单元之间的最小间隔； 选择及插入端盖单元以端接所述设计中的归因于所述最小间隔而引起的CDC与非CDC单元之间的空隙；及 在所述设计中的放置行上的CDC单元之间存在放置空隙的地方产生填充单元。15.根据权利要求14所述的方法，其进一步包括: 添加第二组放置约束以提供除了所述第一组放置约束之外的放置约束，所述第二组放置约束防止所述设计中的第一类型的单元邻接所述设计中的第二类型的单元；及 选择及插入双端盖单元以端接所述设计中的不相容的CDC单元之间的空隙。
【专利摘要】本发明揭示用于设计集成电路的单元的库，所述库包括连续扩散可相容CDC单元。CDC单元包含：p掺杂扩散区，其电连接到供应轨且从所述CDC单元的左边缘到右边缘是连续的；第一多晶硅栅极，其安置在所述p掺杂扩散区上方且电连接到所述p掺杂扩散区；n掺杂扩散区，其电连接到接地轨且从所述左边缘到所述右边缘是连续的；第二多晶硅栅极，其安置在所述n掺杂扩散区上方且电连接到所述n掺杂扩散区；左浮动多晶硅栅极，其安置在所述p掺杂及n掺杂扩散区上且接近所述左边缘；及右浮动多晶硅栅极，且安置在所述p掺杂及n掺杂扩散区上且接近所述右边缘。
【IPC分类】H01L27/118, G06F17/50, H01L27/02
【公开号】CN105283955
【申请号】CN201480033068
【发明人】B·J·鲍尔斯, J·W·海沃德, C·戈帕尔, G·C·布尔达, R·J·布茨基, C·H·甘, G·纳拉帕蒂, M·D·杨布拉德, W·R·弗莱德巴赫
【申请人】高通股份有限公司
【公开日】2016年1月27日
【申请日】2014年6月17日
【公告号】EP3011593A1, US8782576, US9070551, US20140367760, US20150064864, WO2014204948A1