阵列基板、显示器及阵列基板的制备方法
【技术领域】
[0001]本发明涉及显示领域，尤其涉及一种阵列基板、显示器及阵列基板的制备方法。
【背景技术】
[0002]金属氧化物半导体薄膜晶体管以其良好的器件性能，较低的工艺成本，被认为是下一代平板显示中的关键技术。然而，随着显示器性能的提高，包括高分辨率，窄边框技术等，都对阵列基板中的薄膜晶体管迀移率提出更高的要求。相比目前高端显示器常用的低温多晶硅技术，较低的迀移率限制了金属氧化物半导体薄膜晶体管应用于驱动电路在玻璃上的集成化等，影响了显示器的稳定性及应用的广泛性。
【发明内容】
[0003]本发明提供一种阵列基板，显示器及阵列基板的制备方法，以提高显示器的稳定性及应用的广泛性。
[0004]本发明提供一种阵列基板，其中，所述阵列基板包括呈矩阵分布的多个金属氧化物半导体薄膜晶体管，所述金属氧化物半导体薄膜晶体管包括:
[0005]基板；
[0006]栅极，所述栅极设置在所述基板的一个表面上；
[0007]栅极绝缘层，所述栅极绝缘层覆盖所述栅极上；
[0008]第一有源层，所述第一有源层覆盖在所述栅极绝缘层上；其中，所述第一有源层中含有局部扩散的量子点金属；
[0009]源极及漏极，所述源极及漏极设置于所述第一有源层上，且分别位于所述栅极的两侧；
[0010]钝化层，所述钝化层覆盖在所述源极、漏极及第一有源层上。
[0011]其中，所述阵列基板还包括第二有源层，所述第二有源层设置于所述第一有源层上，所述源极及漏极设置于所述第二有源层上，所述钝化层覆盖在所述源极、漏极及第二有源层上。
[0012]其中，所述阵列基板还包括刻蚀阻挡层，所述刻蚀阻挡层设置于所述第一有源层上，所述源极及漏极设置于所述刻蚀阻挡层上，所述钝化层覆盖在所述源极、漏极及刻蚀阻挡层上。
[0013]其中，所述第一有源层中的量子点金属之间的间距相同。
[0014]本发明还提供一种显示器，其中，所述显示器包括上述的阵列基板。
[0015]本发明还提供一种阵列基板的制备方法，其中，所述阵列基板的制备方法包括:
[0016]提供一基板；
[0017]在所述基板上沉积金属膜层，以形成栅极，从而得到第一半成基板；
[0018]在所述第一半成基板上沉积栅极绝缘层，从而得到第二半成基板；
[0019]在所述第二半成基板上沉积第一有源层，从而得到第三半成基板；
[0020]在所述第一有源层内形成局部扩散的量子点金属，从而得到所述第四半成基板；
[0021]在所述第四半成基板上沉积金属膜层，以形成源极及漏极，以得到第五基板；
[0022]在所述第五基板上沉积钝化层，以使所述钝化层覆盖所述源极、漏极及第一有源层，从而得到所述阵列基板。
[0023]其中，所述步骤“在所述有源层内形成局部扩散的量子点金属”包括以下步骤:
[0024]在所述有源层上涂布有机高分子颗粒；
[0025]沉积金属膜层；
[0026]去除有机高分子颗粒，形成量子点金属；
[0027]高温退火，使量子点金属浸入所述有源层中，从而在有源层内形成局部扩散的量子点金属。
[0028]其中，所述有机高分子颗粒为球状。
[0029]其中，高温退火的温度在300到600摄氏度之间。
[0030]其中，在所述步骤“高温退火，使量子点金属浸入所述有源层中，从而在有源层内形成局部扩散的量子点金属”之后还包括:
[0031]对所述第一有源层表面进行抛光处理，再沉积第二有源层，经过涂布光阻，曝光显影后形成光刻图形，再经过刻蚀后剥离光阻形成有源层图形。
[0032]本发明的阵列基板包括基板、栅极、栅极绝缘层、第一有源层、源极、漏极及钝化层，所述栅极设置在所述基板的一个表面上；所述栅极绝缘层覆盖所述栅极上；所述第一有源层覆盖在所述栅极绝缘层上；其中，所述第一有源层中含有局部扩散的量子点金属；所述源极及漏极设置于所述第一有源层上，且分别位于所述栅极的两侧；所述钝化层覆盖在所述源极、漏极及第一有源层上。因此，由于所述第一有源层中局部扩散的量子点金属，能够在纳米量级提高所述第一有源层的局部电导。当第一有源层中电子形成沟道时，由于增加电子在沟道中迀移的局部通道，从而提高了金属氧化物半导体薄膜晶体管的迀移率。因此，由所述金属氧化物半导体薄膜晶体管构成的阵列基板具有高迀移率，不仅提高了所述阵列基板的稳定性，且使得所述阵列基板具有广泛的应用。
【附图说明】
[0033]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0034]图1为本发明第一方案第一较佳实施例提供的阵列基板的剖面结构示意图。
[0035]图2为本发明第一方案第二较佳实施例提供的阵列基板的剖面结构示意图。
[0036]图3为本发明第二方案较佳实施例提供的显示器的结构示意图。
[0037]图4为本发明第三方案较佳实施方式的阵列基板的制备方法的流程图。
[0038]图5至图11为本发明阵列基板的制备方法中各个步骤对应的制程的剖面图。
[0039]图12至图14为本发明阵列基板的制备方法中第105步对应的制程的剖面图。
【具体实施方式】
[0040]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0041]请参阅图1，本发明第一方案较佳实施例提供了一种阵列基板100。所述阵列基板100包括基板10、栅极20、栅极绝缘层30、第一有源层40、源极50、漏极60及钝化层70。
[0042]所述栅极20设置在所述基板10的一个表面上。
[0043]其中，所述基板10可以为玻璃基板。所述栅极20是在玻璃基板上沉积金属膜层，通过涂布光阻，曝光显影后形成光刻图形，再经过蚀刻后剥离光阻形成的。所述金属膜层可以采用AL，Mo, Cu，Ag等金属材料。
[0044]所述栅极绝缘层30覆盖所述栅极20上。
[0045]其中，栅极绝缘层30可以采用SiNx，S1x等材料。
[0046]所述第一有源层40覆盖在所述栅极绝缘层30上。其中，所述第一有源层40中含有局部扩散的量子点金属42。
[0047]其中，所述第一有源层40可以为ZnO基、In203基、Sn02基材料等。所述第一有源层40中的量子点金属42之间的间距相同。
[0048]所述源极50及漏极60设置于所述第一有源层40上，且分别位于所述栅极20的两侧。
[0049]其中，所述源极50及漏极60是通过沉积金属膜层，经过涂布光阻，曝光显影后形成光刻图形，再经过蚀刻后剥离光阻形成。所述金属膜层采用AL，Mo, Cu, Ag等金属材料。
[0050]所述钝化层70覆盖在所述源极50、漏极60及第一有源层40上。
[0051]其中，所述钝化层80采用绝缘材料，防止水分和氧气影响其下层的稳定性，防止机械损伤，确保电学特性稳定。
[0052]需要说明的是，所述栅极20、所述栅极绝缘层30、所述第一有源层40、所述源极50、所述漏极60及所述钝化层70构成了金属氧化物半导体薄膜晶体管。
[0053]在本实施例中，所述阵列基板100包括基板10、栅极20、栅极绝缘层30、第一有源层40、源极50、漏极60及钝化层70。所述栅极20设置在所述基板10的一个表面上。所述栅极绝缘层30覆盖所述栅极20上。所述第一有源层40覆盖在所述栅极绝缘层30上。其中，所述第一有源层40中含有局部扩散的量子点金属42。所述源极50及漏极60设置于所述第一有源层40上，且分别位于所述栅极20的两侧。所述钝化层70覆盖在所述源极50、漏极60及第一有源层40上。因此，由于所述第一有源层40中局部扩散的量子点金属42，能够在纳米量级提高所述第一有源层40的局部电导。当第一有源层40中电子形成沟道时，由于增加电子在沟道中迀移的局部通道，从而提高了金属氧化物半导体薄膜晶体管的迀移率。因此，由所述金属氧化物半导体薄膜晶体管构成的阵列基板具有高迀移率，不仅提高了所述阵列基板100的稳定性，且使得所述阵列基板100具有广泛的应用。
[0054]请参阅图2，本发明第一方案第二较佳实施例提供一种阵列基板200。所述第二较佳实施例提供的阵列基板200与第一较佳实施例提供的阵列基板100相似，两者的区别在于:在第二较佳实施例中，所述阵列基板200还包括第二有源层210。所述第二有源层210设置于所述第一有源层40上。所述源极50及漏极60设置于所述第二有源层210上。所述钝化层70覆盖在所述源极50、漏极60及第二有源层210上。
[0055]在本实施方式中，所述第二有源层210用于减低金属氧化物半导体薄膜晶体管的关态电流，调节阈值电压。
[0056]在其他实施例中，所述阵列基板200也可以不包括第二有源层210。所述阵列基板200也可以包括刻蚀阻挡层(未示出)。所述刻蚀阻挡层设置于所述第一有源层上，所述源极及漏极设置于所述刻蚀阻挡层上，所述钝化层覆盖在所述源极、漏极及刻蚀阻挡层上。
[0057]请参阅图3，本发明第二方案较佳实施例提供一种显示器300。所述显示器300包括阵列基板、彩色滤光基板320及液晶层330。所述阵列基板与所述彩色滤光基板320相对设置，所述液晶层330设置在所述阵列基板和所述彩色滤光基板320之间。所述阵列基板为上述第一方案中第一较佳实施例的阵列基板100。由于所述阵列基板100在上述第一方案第一较佳实施例中已经进行了详细的描述，在此不再赘述。