薄膜晶体管、阵列基板、制造方法和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示装置领域，具体地，涉及一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板、一种形成该阵列基板的制造方法和一种包括该阵列基板的显示装置。
【背景技术】
[0002]为了提高薄膜晶体管的有源层中载流子的迀移率，可以利用超晶格材料制作薄膜晶体管的有源层。现有技术中存在一种薄膜晶体管，该薄膜晶体管的有源层是由三个半导体层周期堆叠而成的超晶格材料，这种薄膜晶体管具有较高的载流子迀移率和较好的稳定性。
[0003]但是，在上述超晶格结构有源层中，不同半导体层间界面处的缺陷态会束缚载流子的移动，从而在一定程度上限制了载流子迀移率的进一步提高。
[0004]因此，如何进一步提高有源层为超晶格材料的薄膜晶体管的载流子迀移率成为本领域亟待解决的技术问题。
【发明内容】
[0005]本发明的目的在于提供一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板、一种形成该阵列基板的制造方法和一种包括该阵列基板的显示装置。所述薄膜晶体管的有源层为超晶格材料，并且具有很高的载流子迀移率和很好的稳定性。
[0006]为了实现上述目的，作为本发明的一个方面，提供一种薄膜晶体管，所述薄膜晶体管包括有源层，其特征在于，所述有源层具有超晶格结构，且所述有源层包括多个半导体层和至少一个绝缘层，所述半导体层和所述绝缘层交替堆叠，且所述半导体层和所述绝缘层的厚度均为纳米量级，所述半导体层由金属氧化物半导体或金属氮氧化物半导体制成。
[0007]优选地，所述绝缘层的厚度不大于3nm。
[0008]优选地，所述有源层中位于最上层的半导体层上方形成有所述绝缘层。
[0009]优选地，所述绝缘层由氧化物制成。
[0010]优选地，所述半导体层的厚度均不大于10nm。
[0011]优选地，金属氧化物半导体选自单金属氧化物半导体、三元金属氧化物半导体和四元金属氧化物半导体中的任意一种。
[0012]优选地，单金属氧化物半导体选自ZnO、ln203、Sn02、Ga203中的任意一种；和/或
[0013]三元金属氧化物半导体选自In-Zn-0、In-Ga-O、Zn-Sn-O、In-Sn-O、In-ff-0中的任意一种；和/或
[0014]四元金属氧化物半导体选自In-Ga-Zn-0、In-Sn-Zn-O、Hf-1n-Zn-O中的任意一种。
[0015]优选地，金属氮氧化物半导体选自单金属氮氧化物半导体、四元金属氮氧化物半导体和五元金属氮氧化物半导体中的任意一种。
[0016]优选地，单金属氮氧化物半导体选自Zn0xNy、In0xNy、Sn0xNy、Ga0xNy中的任意一种；和/或
[0017]四元金属氮氧化物半导体选自InZnOxNy、InGaOxNy、ZnSnOxNy、InSnOxNy、InTOxNy中的任意一种；和/或
[0018]五元金属氮氧化物半导体选自InGaZnOxNy、InSnZnOxNy、HfInZnOxNy中的任意一种。
[0019]优选地，所述薄膜晶体管包括源极、漏极和钝化层，所述源极和所述漏极分别在所述有源层的左右两侧与所述有源层电连接，所述钝化层覆盖于所述源极和所述漏极之上。
[0020]优选地，所述有源层包括半导体区和位于该半导体区左右两侧的导体化区，所述导体化区由形成所述有源层的材料经等离子处理而成，所述薄膜晶体管包括源极、漏极、栅极、栅绝缘层和层间绝缘层，所述栅绝缘层设置在所述半导体区上，所述栅极设置在所述栅绝缘层上，所述层间绝缘层覆盖所述栅极和所述有源层，所述源极和所述漏极分别位于两个所述导体化区的上方，并通过贯穿所述层间绝缘层的过孔与所述导体化区电连接。
[0021]作为本发明的另一个方面，提供一种阵列基板，所述阵列基板被划分为多个显示单元，每个所述显示单元内均设置有薄膜晶体管，其中，所述薄膜晶体管为本发明所提供的上述薄膜晶体管。
[0022]作为本发明的又一个方面，提供一种阵列基板的制造方法，其中，所述阵列基板为本发明所提供的上述阵列基板，所述制造方法包括形成所述有源层的步骤，其中，形成所述有源层的步骤包括交替进行的以下步骤:
[0023]形成所述绝缘层；和
[0024]形成所述半导体层。
[0025]优选地，形成所述有源层的步骤在同一真空环境下完成，利用溅射工艺形成所述绝缘层，且利用溅射工艺形成所述半导体层。
[0026]由于有源层采用的是绝缘层与半导体层交替堆叠而成的超晶格结构，绝缘层和半导体层的厚度都很薄，在纳米量级，半导体层中的载流子因量子效应被分别限定在导体层的二维平面内移动，因而均具有很高的迀移率。
[0027]在本发明的一种优选实施方式中，由于在第一半导体层和第二半导体层之间设置了第一绝缘层，在超晶格结构第一个半导体层的下方设置有第二绝缘层，在最上一个半导体层的上方设置有第三绝缘层，通过在半导体层的上下界面都形成钝化层来减小不同层间界面处的缺陷态。超晶格结构有源层的最外侧有绝缘层保护，使其免受来自外界的影响，从而保持材料特性的稳定，可用于实现背沟道刻蚀型氧化物薄膜晶体管。其中第一绝缘层、第二绝缘层和第三绝缘层的厚度都很薄，在纳米量级，在第一半导体层中移动的载流子有一定概率可隧穿到第二半导体层，同样在第二半导体层中移动的载流子也有一定概率可隧穿到第一半导体层，两种半导体层中的载流子在源、漏电极区域完成汇聚从而实现大电流传输。
[0028]综上，与现有技术中具有超晶格结构的薄膜晶体管相比，本发明所提供的薄膜晶体管具有更高的载流子迀移率和更好的器件电学稳定性，且可用于背沟道刻蚀型结构实现薄膜晶体管器件尺寸的缩小。
[0029]作为本发明的再一个方面，提供一种显示装置，所述显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
【附图说明】
[0030]附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的【具体实施方式】一起用于解释本发明，但并不构成对本发明的限制。在附图中:
[0031]图1是本发明所提供的薄膜晶体管的第一种实施方式示意图；
[0032]图2是图1中所示的薄膜晶体管的有源层的示意图；
[0033]图3本发明所提供的薄膜晶体管的第二种实施方式的示意图；
[0034]图4是本发明所提供的薄膜晶体管的第三种实施方式的示意图；
[0035]图5是本发明所提供的薄膜晶体管的第四种实施方式的示意图；
[0036]图6是本发明所提供的薄膜晶体管的第五种实施方式的示意图。
[0037]附图标记说明
[0038]100:有源层100a:第一半导体层
[0039]100b:第二半导体层100c:第一绝缘层
[0040]100d:第二绝缘层100e:第三绝缘层
[0041]210:源极220:漏极
[0042]300:栅极400:栅绝缘层
[0043]500:刻蚀阻挡层600:像素电极
[0044]700:钝化层410:层间绝缘层
【具体实施方式】
[0045]以下结合附图对本发明的【具体实施方式】进行详细说明。应当理解的是，此处所描述的【具体实施方式】仅用于说明和解释本发明，并不用于限制本发明。
[0046]在本发明中，方位词“上”、“下”均是指图1至图6中的“上”、“下”方向。
[0047]作为本发明的一个方面，如图1所示，提供一种薄膜晶体管，所述薄膜晶体管包括有源层100，其中，该有源层100具有超晶格结构，且有源层100包括多个半导体层和至少一个绝缘层，所述半导体层和所述绝缘层交替堆叠，且所述半导体层和所述绝缘层的厚度均为纳米量级，所述半导体层由金属氧化物半导体或金属氮氧化物半导体制成。
[0048]由于有源层100采用的是绝缘层与半导体层交替堆叠而成的超晶格结构，绝缘层和半导体层的厚度都很薄，在纳米量级，半导体层中的载流子因量子效应被分别限定在第一半导体层和第二半导体层的二维平面内移动，因而均具有很高的迀移率。由于绝缘层的厚度也为纳米