Mos晶体管的形成方法
【技术领域】
[0001] 本发明涉及半导体制造领域，尤其涉及一种MOS晶体管的形成方法。
【背景技术】
[0002] 在集成电路制作中，隔离结构是一种重要技术，形成在半导体基底上的元件必须 与其他元件隔离。随着半导体制作技术的进步，浅沟槽隔离（Shallow化enchIsolation, STI)技术已经逐渐取代了如局部娃氧化法化OCO巧等传统半导体器件隔离方法。
[0003] 现有浅沟槽隔离结构的形成方法一般包括；在高温氧化炉管内氧化晶圆（晶圆即 半导体衬底），在半导体衬底上形成垫氧化层（Pad化ide)和硬掩膜层，再蚀刻半导体衬底 形成多个分立的浅沟槽，相邻浅沟槽之间形成凸起，所述凸起顶部的娃衬底为有源区；之后 采用热氧化工艺在浅沟槽的底部及侧壁形成衬氧化层化iner)，并在所述衬氧化层上形成 用于填充浅沟槽的绝缘层；接着进行化学机械研磨（CM巧平坦化各结构表面，W硬掩膜层 作为研磨终止层，留下平坦的表面，最后再将硬掩膜层和垫氧化层去除，W形成开口，开口 底部暴露凸起上表面，W供后续工艺的制作。
[0004] 后续工艺通常属于MOS晶体管的形成方法的一部分，通常包括；在形成开口之后， 在凸起上表面（即开口底部）形成栅介质层，在栅介质层上形成栅极。
[0005] 然而，当在所述有源区上表面形成的栅介质层时，栅介质层位于浅沟槽上拐角处 的厚度小于栅介质层位于所述有源区（亦即所述凸起）上表面平坦位置的厚度，即出现 栅介质层位于浅沟槽上拐角处厚度减小的问题（gate oxide corner thinning issue)。事 实上，栅介质层位于浅沟槽上拐角处的厚度会减小50% W上。而一旦出现所述问题，就会 造成半导体器件性能不稳定，例如造成栅介质层经时击穿（Time D巧endent Dielectric Breakdown，TODB)，特别是对于非易失性半导体器件，如果出现所述问题，会严重影响非易 失性半导体器件的可靠性。
[0006] 为此，需要一种新的MOS晶体管的形成方法，W防止出现栅介质层位于浅沟槽上 拐角处厚度减小的问题。
【发明内容】
[0007] 本发明解决的问题是提供一种MOS晶体管的形成方法，W使得栅介质层位于浅沟 槽上拐角处的厚度与位于有源区上表面的厚度基本相等，从而提高半导体器件的可靠性。
[0008] 为解决上述问题，本发明提供一种MOS晶体管的形成方法，包括：
[0009] 提供娃衬底；
[0010] 在所述娃衬底中形成多个分立的浅沟槽，相邻所述浅沟槽之间的区域为有源区；
[0011] 在形成所述浅沟槽后，对所述娃衬底进行娃离子注入，直至形成至少位于所述浅 沟槽上拐角处的富娃层；
[0012] 在所述娃离子注入之后，采用绝缘材料填充满所述浅沟槽，形成浅沟槽隔离结 构；
[0013] 在有源区的娃衬底上形成栅介质层；
[0014] 在所述栅介质层上形成栅极。
[0015] 可选的，所述富娃层仅位于所述浅沟槽的底部和侧壁。
[0016] 可选的，所述富娃层仅位于所述浅沟槽的侧壁顶部。
[0017] 可选的，所述娃离子注入采用的娃离子浓度大于或者等于祀15atom/cm2。
[0018] 可选的，所述娃离子注入采用的能量范围为化eV~30KeV。
[0019] 可选的，所述娃离子注入采用的能量范围为5KeV~服eV。
[0020] 可选的，所述娃离子注入采用的角度范围为0°~30。。
[0021] 可选的，所述采用炉管氧化工艺在所述有源区的娃衬底上形成所述栅介质层。
[0022] 可选的，所述炉管氧化工艺采用的气体包括氧气和莫氧的至少其中之一。
[0023] 可选的，采用炉管氧化工艺采用的温度范围为80(TC~105(TC。
[0024] 可选的，在形成所述浅沟槽之后，且在填充所述浅沟槽之前，还包括在所述浅沟槽 表面形成衬氧化层的步骤。
[00巧]可选的，形成所述衬氧化层采用的气体包括氧气和氮气。
[0026] 与现有技术相比，本发明的技术方案具有W下优点：
[0027] 本发明的技术方案中，在形成浅沟槽之后，对娃衬底进行娃离子注入，直至形成至 少位于所述浅沟槽上拐角处的富娃层，由于浅沟槽上拐角处具有富娃层，因而浅沟槽上拐 角处的娃原子密度升高，从而保证后续形成栅介质层的过程中，栅介质层在浅沟槽上拐角 处的生长速率提高，进而保证最终形成的栅介质层各部分厚度基本相等，提高半导体器件 的可靠性。
[0028] 进一步，所述娃离子注入采用的娃离子浓度大于或者等于祀15atom/cm2,从而保 证在所述娃离子注入之后，浅沟槽上拐角处的娃原子密度较大，W使得栅介质层在浅沟槽 上拐角处的生长速率提高至大致等于栅介质层在有源区上表面的生长速率。
[0029] 进一步，所述娃离子注入采用的能量范围为化eV~30KeV。所述娃离子采用的能 量需要大于化eV，W使得娃离子能够注入至浅沟槽上拐角处。但同时，所述娃离子注入采用 的能量需要小于30KeV，保证所注入的娃离子位于浅沟槽上拐角处较浅的位置，进而保证后 续栅介质层形成过程中，所注入的娃离子能够被氧化。
[0030] 进一步的，所述娃离子注入采用的能量范围为5KeV~服eV。在5KeV~服eV的能 量范围内，所述娃离子在所述浅沟槽上拐角处的注入深度较浅，并且较为集中，可W避免娃 离子注入对娃衬底上其他渗杂区的影响。
【附图说明】
[0031] 图1至图8是本发明实施例MOS晶体管的形成方法各步骤对应的剖面结构示意 图。
【具体实施方式】
[0032] 正如【背景技术】所述，现有MOS晶体管形成方法在相邻浅沟槽之间的有源区上形成 栅介质层时，通常位于浅沟槽上拐角处的栅介质层厚度较小，导致MOS晶体管的栅介质层 经时击穿（Time D巧endent Dielectric !breakdown，TODB)，严重影响半导体器件的可靠性， 特别是非易失性半导体器件的可靠性。
[0033] 浅沟槽上拐角处的栅介质层厚度较小，送是因为栅介质层在凸起上表面的生长速 率较快，而在浅沟槽上拐角处的生长速率较慢。究其原因，有源区上表面通常为<100〉晶 向，此晶向方向上娃原子密度较高，因此栅介质层生长速率较快，而位于浅沟槽上拐角处娃 原子的晶向方向上，娃原子密度较低，因此栅介质层生长速率较慢。
[0034] 为此，本发明提供一种新的MOS晶体管的形成方法，所述形成方法在形成浅沟槽 之后，对浅沟槽上拐角处进行娃离子注入，从而使浅沟槽上拐角处的娃原子密度升高，后续 在栅介质层形成过程中，栅介质层在浅沟槽上拐角处的生长速率提高，并且提高至与栅介 质层在有源区上表面的生长速率基本相等，因此，最终形成的栅介质层能够良好地覆盖凸 起的上拐角处，从而提高半导体器件的可靠性。
[0035] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0036] 本发明实施例提供一种MOS晶体管的形成方法，请结合参考图1至图8。
[0037] 请参考图1，提供娃衬底100,并在娃衬底100上形成垫氧化层110,在垫氧化层 110上形成硬掩膜层120。
[003引本实施例中，娃衬底100材质可W是单晶娃或多晶娃，娃衬底100也可W是绝缘层 上娃结构、娃错化合物结构或娃嫁化合物结构等。
[0039] 本实施例中，垫氧化层110的材料可W为二氧化娃。垫氧化层110的厚度可W为 1说泌~檐去，例如具体可W为1说)藻。垫氧化层110可W通过热氧化工艺生长形成。热氧 化工艺可W是快速热氧化工艺（rapidthermaloxidation,RT0)，或者是采用氧气的传统退 火工艺（annealingprocess)。
[0040] 本实施例中，硬掩膜层120的材料可W为氮化娃或者碳氮化娃等