电子封装模块的制造方法以及电子封装模块的制作方法
【技术领域】
[0001]本发明涉及一种电子封装模块的制造方法及其结构，特别涉及一种利用两阶段模封以及利用两阶段屏蔽的电子封装模块制造方法及其结构。
【背景技术】
[0002]目前电子封装模块通常包括一电路板与多个装设在电路板上的电子元件(electronic component)。这些电子元件例如是芯片封装体(chip package)或无源元件(passive component)等。此外，大多数的电子封装模块通常还包括模封块(moldingcompound),其用以包覆(encapsulating)上述电子元件，以保护电子元件。
[0003]电子元件日益复杂，而使用者对于加快处理速度(processing speed)与缩小元件尺寸的需求也日益增加。现今的电子产品讲求轻薄短小，使得电子元件与线路的分布密度过高，这增加了一些问题，例如电磁干扰(Electromagnetic interference, EMI)。尤其，如何在电子元件与线路分布密集的电路板上形成多区块的电磁屏蔽结构，亦即，形成多个电磁屏蔽隔间，成为现有通讯产品的需求。
[0004]一种公知技术是先在电路板上大面积地形成模封块，然后在模封块上挖槽，再于槽内填入金属材料以形成隔间。然而，此等制造工艺容易因挖槽的深宽比造成填入槽内的金属材料无法均匀地分布于槽内，例如，填入槽内的金属材料无法接触挖槽底部的线路基板，或者具有孔隙、空气间隔等。因此，以此所形成的金属隔间容易有导电不良或导电不均的问题，并且，金属隔间的尺寸受限于挖槽的深宽比，难以缩小。
[0005]此外，美国专利公开文件US2008/0055878号，揭露了一种具有电磁屏蔽结构的电子元件，其不具有金属隔间的屏蔽结构，且该电子元件的厚度受限于模封材料的厚度而难以降低。
【发明内容】
[0006]本发明提供一种电子封装模块的制造方法，能两阶段模封以及两阶段镀覆以形成屏蔽，而无需受限于屏蔽层的深宽比，可完整防护电子元件间的电磁干扰。
[0007]—种电子封装模块的制造方法，包括以下步骤:提供一线路基板，线路基板具有组装平面与至少一接地垫，多个电子元件设置于组装平面上；形成至少一第一模封体包覆部分电子元件；形成第一屏蔽层，覆盖第一模封体并接触该线路基板；形成第二模封体覆盖第一模封体、电子元件、组装平面；移除部分第一模封体以及部分第二模封体，以暴露部分第一屏蔽层；以及形成第二屏蔽层，覆盖该第一模封体、该第二模封体，并电性连接该第一屏敝层。
[0008]一种电子封装模块结构，包括:线路基板，该线路基板具有组装平面与接地垫；电子元件设置于组装平面上；第一模封体以及一第二模封体分别包覆一部分电子元件；第一屏蔽层顺形覆盖第一模封体并电性连接接地垫，而第一模封体与第二模封体以第一屏蔽层相隔离；以及第二屏蔽层，覆盖第一模封体并电性连接第一屏蔽层；其中，第一屏蔽层在形成该第二模封体之前先制作完成。
[0009]为了能更进一步了解本发明所采取的技术、方法及功效，请参阅以下有关本发明的详细说明、附图，相信本发明的特征与特点，当可由此得以深入且具体的了解，然而所附附图与附件仅提供参考与说明用，并非用来对本发明加以限制者。
【附图说明】
[0010]图1是本发明一实施例的电子封装模块结构的剖面示意图。
[0011]图2至图8显示图1中电子封装模块结构在制造过程中的剖面示意图。
[0012]图9是本发明一实施例的电子封装模块的制造方法的流程图。
[0013]其中，附图标记说明如下:
[0014]电子封装模块结构1
[0015]线路基板11
[0016]组装平面111
[0017]接地垫12
[0018]第一电子元件131
[0019]第二电子元件132、132’
[0020]第一初始模封体141’
[0021]第一模封体141
[0022]第一屏蔽层151
[0023]第二初始模封体161’
[0024]第二模封体161
[0025]第二屏蔽层171
[0026]牺牲层181
[0027]底部填充胶191
[0028]遮罩2
[0029]步骤S1 ?S6
【具体实施方式】
[0030]本文中可能使用术语第一、第二、第三等来描述各种元件，但此等元件不应受此等术语限制。此等术语乃用以区分一元件与另一元件。因此，下文论述的第一元件可称为第二元件而不偏离本发明概念的教示。
[0031]请参考图1，图1是本发明一实施例的电子封装模块结构的剖面示意图。本发明实施例提供了一种电子封装模块结构1，电子封装模块结构1包括线路基板11、多个电子元件(例如第一电子兀件131、第二电子兀件132、132’)、第一屏蔽层151、第二屏蔽层171、第一模封体141以及相邻于第一模封体141的第二模封体161。线路基板11具有组装平面111，组装平面111包括第一区域(图未绘示)以及第二区域(图未绘示)。线路基板11还包括多个接地垫12，其中部分接地垫12裸露于线路基板11的组装平面111，部分接地垫12可依设计需求选择性设置并裸露于线路基板11的侧边。
[0032]第一电子元件131是位于组装平面111的第一区域，第二电子元件132、132’位于组装平面111的第二区域。第一模封体141是位于第一区域并包覆第一电子元件131 ;第二模封体161是位于模封体141之外的组装平面111上。第一屏蔽层151电性连接线路基板11的接地垫12，而第一模封体141与第二模封体161是以第一屏蔽层151相隔离。第二屏蔽层171全面性地形成于线路基板11的上方，以覆盖第一模封体141、第二模封体161、组装平面111以及部分第二电子元件，并直接接触于第一屏蔽层151。第二屏蔽层171还可直接电性连接至接地垫12，甚至包含裸露于线路基板11侧边的接地垫12。在其它实施例中，第一电子元件也可能自第一模封体141裸露出来而直接接触第二屏蔽层171。
[0033]上述以对应形成第一模封体所在区域为第一区域、对应形成第二模封体所在区域为第二区域，以方便说明与理解，并非用以限定第一区域以及第二区域的解释，例如第一模封体也可以是集成电路封装(ic package)的封装材。因此若第二电子元件132’为集成电路封装(IC package)的电子元件，或者是半导体芯片堆叠并以覆晶接合的方式装设于线路基板11上，未被第二模封体所覆盖，则其所在区域也可称为第一区域。
[0034]以下将透过实施例来解释本发明的一种电子封装模块的制造方法。请参考图2至图8，图2至图8显示图1中电子封装模块结构在制造过程中的剖面示意图。
[0035]如图1所示，首先，提供一线路基板11，线路基板11具有一组装平面111(例如线路基板11的上表面)。组装平面111包括第一区域以及第二区域(图未绘示)。
[0036]线路基板11并具有多个预先设置的接地垫12与线路层(未绘示)。接地垫12是导电材料所制成，以电性连接至导电线路(未绘示)或是接地面(未绘示)。其中，接地垫12与线路层皆位于组装平面111上或埋入基板，接地垫12进一步裸露于线路基板11的侧边。
[0037]接着，将电子元件装设于线路基板11上，其组装方式可利用表面粘着技术(Surface Mount Technology, SMT)进行，但不以此为限。
[0038]请参图3，接着，于第一区域提供第一初始模封体141’，以包覆第一电子元件131。第一初始模封体141’例如是以模封材料(molding material)对第一区域进行一封胶制造工艺所形成，且第一初始模封体141’是包覆第一电子元件131以及第一电子元件131周围的一部分组装平面111。需要注意的是，本实施例中，在所述提供第一初始模封体141’的步骤完成之后，邻近第一电子元件131的至少一个接地垫12有至少一部分是裸露于组装平面111，而没有被第一初始模封体141’所覆盖。本发明封胶制造工艺例如采用压注成型、模穴注胶成形(mold chase)、覆盖成形制造工艺(over-molding process)、转移成形方式(transfer molding)、顶模塑封制造工艺(top-gate molding)、点胶机(dispenser)。而所用于形成模封体的材质例如为环氧树脂、塑封材(molding compound)、环氧模封化合物(Epoxy Molding Compound, EMC)、聚酷亚胺(Polyimide, PI)、酌■酸树脂(Phenolics)、石圭胶或是娃树脂(Silicones)等。
[0039]此外，于上述封胶制造工艺的步骤中，可同时提供底部填充胶191包覆第二电子元件132’的外露导电接脚，以保护这些导电接脚并使这些导电接脚与后续形成的第一屏蔽层151 (图5)电性隔绝。
[0040]接着，如图4所示，提供牺牲层181包覆部分第二电子元件132。举例而言，可透过具有图案设计的遮罩2对线路基板11进行牺牲层181涂布制造工艺，依遮罩2的图案提供牺牲层181包覆部分第二电子元件132以及部分组装平面111。牺牲层181是用以移除后续制造工艺形成于牺牲层181上方的物质，并保护牺牲层181所包覆的部分第二电子元件132。牺牲层181的材料可包含压克力(acrylic)胶或娃胶。于另一实施例中，牺牲层181的材料可包含感光固化性树酯或热固化性树酯组成的油墨，例如液态感光型油墨，且可通过使用有机溶剂被简单移除，但不以此为限。
[0041]然后，形成第一屏蔽层151。第一屏蔽