一种双金属栅极结构的制备方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种双金属栅极结构的制备方法。
【背景技术】
[0002]随着集成电路制造技术的不断发展，金属氧化物半导体(MOS)晶体管的特征尺寸也越来越小，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高介电常数(k)栅极介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。
[0003]但是，由于N沟道金属氧化物半导体(NMOS)和P沟道金属氧化物半导体(PMOS)的工作原理不同，因此N沟道金属氧化物半导体(NMOS)与P沟道金属氧化物半导体(PMOS)具有不同的金属栅极(Metal Gate)。
[0004]在本领域中，为了获得N沟道金属氧化物半导体(NMOS)与P沟道金属氧化物半导体(PMOS)的双金属栅极结构，通常地，例如所述方法包括:第一、在半导体衬底上形成NMOS区域和PMOS区域；第二、在所述NMOS区域和PMOS区域上设置栅极介电层和第一金属层；第三、在PMOS区域上形成第一遮挡层，并以所述第一遮挡层为掩膜，去除NMOS区域上的第一金属层；第四、在所述NMOS区域和PMOS区域上设置第二金属层；第五、在所述NMOS区域上形成第二遮挡层，并以所述第二遮挡层为掩膜，去除所述PMOS区域上的第二金属层；第六、在所述NMOS区域上的第二金属层和所述PMOS区域上的第一金属层分别形成与之相应的金属栅极。
[0005]明显地，在现有双金属栅极结构的制备方法中，一般需要经过两次相对应金属层的刻蚀才能在NMOS区域和PMOS区域上分别形成所需的金属层，进而形成所需的金属栅极结构，因此工艺过程过于复杂。同时，由于在刻蚀过程中通常需要进行过刻蚀，因此将会对栅极介电层进行刻蚀，从而使得栅极介电层的厚度变薄，降低栅极介电层的性能(例如，漏电流和功耗将急剧增加)，因而对所形成的半导体器件之电学性能造成不利影响。
[0006]寻求一种工艺过程简单、并可提高半导体器件电学性能的双金属栅极结构之制备方法已成为本领域技术人员亟待解决的技术问题之一。
[0007]故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种双金属栅极结构的制备方法。
【发明内容】
[0008]本发明是针对现有技术中，一般需要经过两次相对应金属层的刻蚀才能在NMOS区域和PMOS区域上分别形成所需的金属层，进而形成所需的金属栅极结构，因此工艺过程过于复杂。而且，由于在刻蚀过程中通常需要进行过刻蚀，因此将会对栅极介电层进行刻蚀，从而使得栅极介电层的厚度变薄，降低栅极介电层的性能(例如，漏电流和功耗将急剧增加)，因而对所形成的半导体器件之电学性能造成不利影响等缺陷提供一种双金属栅极结构的制备方法。
[0009]为实现本发明之目的，本发明提供一种双金属栅极结构的制备方法，所述双金属栅极结构的制备方法，包括:
[0010]执行步骤S1:设置具有NMOS之第一区域和PMOS之第二区域的半导体衬底；
[0011]执行步骤S2:在具有NMOS之第一区域和PMOS之第二区域的半导体衬底上依次设置栅极介电层和第一栅极金属层，且所述第一栅极金属层为所述第二区域之PMOS功能函数金属(Work Funct1n Metal)；
[0012]执行步骤S3:在所述第一栅极金属层上设置遮挡层，并去除位于所述NMOS之第一区域上的遮挡层；
[0013]执行步骤S4:以第二区域上的遮挡层为掩膜，在第一区域上离子注入金属铝，并随后去除位于第二区域上的遮挡层；
[0014]执行步骤S5:进行退火工艺，使得所述第一区域上形成所需的第二栅极金属层。
[0015]可选地，所述半导体衬底之第一区域和第二区域通过浅沟槽结构进行电气隔离。
[0016]可选地，所述第一栅极金属层为所述第二区域之PMOS功能函数金属。
[0017]可选地，所述第一栅极金属层为氮化钛(TiN)。
[0018]可选地，所述第一栅极金属层的厚度为10?35埃。
[0019]可选地，所述栅极介电层为二氧化铪(HfO2)。
[0020]可选地，所述遮挡层为光刻胶(PR)层。
[0021]可选地，所述退火工艺为尖峰退火(Spike Anneal)工艺或快速热退火(RTA)工
-H-
O
[0022]可选地，所述退火工艺中的温度为600?1000°C。
[0023]可选地，所述第二栅极金属层为氮化铝钛(TiAlN)。
[0024]综上所述，通过本发明双金属栅极结构的制备方法，由于可首先在所述栅极介电层上设置所述第一栅极金属层，并在所述第一栅极金属层上沉积遮挡层，随后对具有NMOS之第一区域进行铝离子注入，然后通过退火工艺使得第一区域上的金属铝与第一栅极金属层结合生成氮化铝钛(TiAlN)的合金层，从而在具有NMOS之第一区域上形成与之匹配的第二金属栅极层，并最终形成各自所需的双金属栅极结构，因而简化了形成双金属栅极结构的工艺，避免了对栅极介电层的刻蚀，从而提高了所形成的半导体器件的电学性能。
【附图说明】
[0025]图1所示为本发明双金属栅极结构的制备方法之流程图；
[0026]图2(a)?2(d)所示为本发明双金属栅极结构的制备方法之阶段性结构示意图。
【具体实施方式】
[0027]为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
[0028]随着集成电路制造技术的不断发展，金属氧化物半导体(MOS)晶体管的特征尺寸也越来越小，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高介电常数(k)栅极介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。
[0029]但是，由于N沟道金属氧化物半导体(NMOS)和P沟道金属氧化物半导体(PMOS)的工作原理不同，因此N沟道金属氧化物半导体(NMOS)与P沟道金属氧化物半导体(PMOS)具有不同的金属栅极(Metal Gate)。
[0030]在本发明中，非限制性地，例如所述N沟道金属氧化物半导体(NMOS)的金属栅极为氮化铝钛(TiAlN)，所述P沟道金属氧化物半导体(PMOS)的金属栅极为氮化钛(TiN)。所述高介电常数(k)栅极介电层之介电常数k > 3.9。
[0031]请参阅图1，图1所示为本发明双金属栅极结构的制备方法之流程图。所述双金属栅极结构的制备方法，包括:
[0032]执行步骤S1:设置具有NMOS之第一区域和PMOS之第二区域的半导体衬底；
[0033]执行步骤S2:在具有NMOS之第一区域和PMOS之第二区域的半导体衬底上依次设置栅极介电层和第一栅极金属层，且所述第一栅极金属层为所述第二区域之PMOS功能函数金属(Work Funct1n Metal)；
[0034]执行步骤S3:在所述第一栅极金属层上设置遮挡层，并去除位于所述NMOS之第一区域上的遮挡层；
[0035]执行步骤S4:以第二区域上的遮挡层为掩膜，在第一区域上离子注入金属铝，并随后去除位于第二区域上的遮挡层；
[0036]执行