半导体结构的形成方法
【技术领域】
[0001]本发明涉及半导体制作领域技术，特别涉及一种半导体结构的形成方法。
【背景技术】
[0002]集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(M0S晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，各种因物理极限所带来的二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域中，最具挑战性的是如何解决半导体器件漏电流大的问题。
[0003]半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。
[0004]尽管高k金属栅极的引入一定程度上能够减小半导体器件的漏电流，但是，由于半导体器件的形成工艺难以控制，形成的半导体器件漏电流大以及可靠性差的问题仍然存在。
【发明内容】
[0005]本发明解决的问题是如何形成厚度较薄且质量高的界面层，从而提高半导体结构的电学性能以及可靠性。
[0006]为解决上述问题，本发明提供一种半导体结构的形成方法，包括:提供衬底；
[0007]在所述衬底表面形成阻挡层，所述阻挡层内化学键能大于衬底内化学键键能；对所述表面具有阻挡层的衬底进行氧化处理，在所述衬底表面形成界面层，所述界面层位于衬底和阻挡层之间；刻蚀去除所述阻挡层，暴露出界面层表面。
[0008]可选的，所述氧化处理的氧化温度为900度至1200度。
[0009]可选的，采用快速热氧化、炉内热氧化、臭氧氧化或原位现场水汽生成氧化进行所述氧化处理。
[0010]可选的，所述氧化处理中的氧经过阻挡层扩散到达衬底表面。
[0011]可选的，所述快速热氧化工艺的工艺参数为:氧化温度为900度至1200度，在含氧氛围下进行，所述含氧氛围为02，02流量为200sccm至20000sccm,氧化时长为10秒至120秒。
[0012]可选的，所述界面层的材料为氧化硅。
[0013]可选的，所述界面层的厚度为1埃至50埃。
[0014]可选的，所述阻挡层的材料为SiN、Ge02、Hf02或A1202。
[0015]可选的，采用原子层沉积工艺、化学气相沉积工艺或炉内热反应工艺形成所述阻挡层。
[0016]可选的，所述阻挡层的材料为SiN时，采用原子层沉积工艺形成所述阻挡层的工艺参数为:反应气体包括硅源气体和氮源气体，其中，硅源气体为3化4或SiH2Cl2，氮源气体为NH3,娃源气体流量为20sccm至2000sccm,氮源气体流量为20sccm至2000sccm,反应腔室温度为300度至500度，反应腔室压强为0.2托至50托。
[0017]可选的，所述阻挡层的厚度为3埃至300埃。
[0018]可选的，刻蚀工艺对所述阻挡层的刻蚀速率大于对界面层的刻蚀速率。
[0019]可选的，还包括步骤:在所述界面层表面依次形成栅介质膜以及位于栅介质膜表面的牺牲膜；图形化所述牺牲膜以及栅介质膜，在所述衬底表面形成伪栅极结构，所述伪栅极结构包括:位于衬底表面的界面层、位于界面层表面的栅介质层、位于栅介质层表面的牺牲层；在所述伪栅极结构两侧的衬底内形成掺杂区；在所述衬底表面形成层间介质层，且所述层间介质层顶部与伪栅极结构顶部齐平；刻蚀去除所述牺牲层形成凹槽；形成填充满所述凹槽的栅电极层，所述栅电极层、栅介质层以及界面层构成栅极结构。
[0020]可选的，还包括步骤:在所述界面层表面依次形成栅介质膜以及位于栅介质膜表面的栅电极膜；图形化所述栅电极膜以及栅介质膜，在所述衬底表面形成栅极结构，所述栅结构包括:位于衬底表面的界面层、位于界面层表面的栅介质层、位于栅介质层表面的栅电极层；在所述栅极结构两侧的衬底内形成掺杂区；在所述衬底表面形成层间介质层，且所述层间介质层顶部与栅极结构顶部齐平。
[0021]可选的，所述栅介质层的材料为相对介电常数大于氧化硅的相对介电常数的材料。
[0022]可选的，所述栅介质层的材料为Hf02、HfSi0、HfSi0N、HfTa0、HfTi0、HfZr0、Zr02 或A1203o
[0023]可选的，所述栅电极层为单层结构或叠层结构，所述栅电极层为单层结构时，所述栅电极层为位于栅介质层表面的金属体层；所述栅电极层为叠层结构时，所述栅电极层包括:位于栅介质层表面的扩散阻挡层、位于扩散阻挡层表面的功函数层、以及位于功函数层表面的金属体层。
[0024]可选的，所述扩散阻挡层和功函数层的材料为TiN、TaN、TiAIN、TaAIN、TaSiN或TiSiNo
[0025]可选的，所述金属体层的材料为Al、Cu、Ag、Au、Pt、N1、T1、TiN、TaN、Ta、TaC、TaSiN、W、WN 或 WSi。
[0026]可选的，所述牺牲层的材料为多晶硅或掺杂的多晶硅。
[0027]与现有技术相比，本发明的技术方案具有以下优点:
[0028]本发明实施例中在衬底表面形成界面层之前，在衬底表面形成阻挡层；对所述表面具有阻挡层的衬底进行氧化处理，在衬底表面形成界面层，所述界面层位于衬底和阻挡层之间。由于阻挡层内化学键键能大于衬底内化学键键能，所述氧化处理对衬底表面的氧化速率远大于对阻挡层的氧化速率，所述氧化处理对阻挡层几乎不会造成氧化，且氧化处理中的氧经由阻挡层后才扩散至衬底表面，大大的降低了氧化处理中氧与衬底表面接触的速率；由于与现有技术相比，氧化处理中的氧与衬底表面接触的速率降低了，因此本发明实施例中氧化处理的氧化温度可以比现有技术的氧化温度更高，从而提高了形成的界面层的性能，例如，界面层的致密性得到提高，界面层与衬底之间的界面性能好，减小了界面缺陷，从而防止半导体结构中产生漏电流，提高半导体结构的电学性能以及可靠性。
[0029]进一步，所述氧化处理的氧化温度为900度至1200度，在900度至1200度的高温下进行氧化处理时，能显著的提高形成的界面层的质量。
[0030]更进一步，若阻挡层的厚度过薄，形成阻挡层的工艺难度大且不易形成厚度均匀性高的阻挡层，且氧化处理中的氧与衬底表面接触的速率仍较大；若阻挡层的厚度过厚，氧化处理中的氧较难扩散通过所阻挡层，到达衬底表面的氧含量过少。因此本实施例中所述阻挡层的厚度为3埃至300埃，提高阻挡层厚度均匀性，且使氧化处理中的氧的扩散路径长度适中，进一步提高形成的界面层的质量，进一步提高半导体结构的电学性能以及可靠性。
【附图说明】
[0031]图1至图9为本发明一实施例提供的半导体结构形成过程的剖面结构示意图；
[0032]图10至图13为本发明另一实施例提供的半导体结构形成过程的剖面结构示意图。
【具体实施方式】
[0033]由【背景技术】可知，现有技术形成的半导体器件存在漏电流大、可靠性差的问题。
[0034]针对半导体器件的形成方法进行研究发现，为了解决半导体器件中存在漏电流的问题，采用高k栅介质层替代传统的栅介质层，其中，高k栅介质层的材料为相对介电常数大于Si02相对介电常数的材料，传统的栅介质层的材料为Si02。考虑到高k栅介质层与衬底之间会产生界面态，所述界面态会引发费米钉扎效应(Fermi Pinning Effect),因此通常在衬底和高k栅介质层之间形成界面层(IL Layer, Interface Layer),以避免产生费米钉扎效应。
[0035]为了提高衬底与界面层之间的界面性能，尽可能的减少衬底与界面层之间的缺陷，通常采用热氧化工艺氧化部分厚度的衬底以形成界面层。若形成的界面层的厚度过厚，则不利于减小半导体器件的等效栅介质层厚度，因此界面层的厚度较薄，例如，形成的界面层的厚度为5埃至20埃。当在衬底表面形成的界面层厚度较薄时，热氧化工艺的氧化速率难以控制，为此采用氧化温度较低的热氧化工艺来氧化衬底以形成界面层，所述氧化温度为600度左右，例如550度、600度或650度。
[0036]然而，当热氧化工艺的氧化温度较低时，会严重影响形成的界面层的质量，例如，界面层的致密性变差，界面层与衬底之间的界面性能较差，使得界面层与衬底之间具有界面缺陷。界面层的质量差是导致半导体结构中出现漏电流以及可靠性变差的主要原因之
ο
[0037]为此，本发明提供一种半