引线接合传感器封装及方法
【专利说明】引线接合传感器封装及方法
[0001]相关申请
[0002]本申请要求2014年8月18日提交的美国临时申请号62/038，429的权益，并且通过引用将其结合到本文中。
技术领域
[0003]本发明涉及封装的集成电路(半导体)芯片。
【背景技术】
[0004]借助于将集成电路芯片连接到衬底的引线接合而安装在衬底上的集成电路芯片，在芯片封装工业中已经成为主要的实践。随着消费者对更纤细移动装置的要求增加，芯片封装结构也必须减小尺寸，特别是封装高度，以满足纤细装置趋势。
[0005]常规的封装解决方案在US公开申请2003/0201535中公开，并且在图1中示出。封装1包含接合到有机封装衬底3的图像传感器芯片2，其中芯片2通过接合引线4电连接到衬底3。接合引线4由树脂5密封，并且然后再由密封剂6密封，同时留下芯片2的有源区域7暴露。有源区域7由透明元件8封闭。将图像传感器芯片2通过粘接剂9粘贴到衬底3。封装外的电导性使用焊球10来实现。
[0006]采用这种封装配置的问题是它的尺寸，并且特别是它的高度，不能如期望的按比例缩减。
【发明内容】
[0007]上述问题和需求由封装的芯片组件解决，该组件包括半导体芯片，其包含具有第一顶表面和第一底表面的半导体材料的第一衬底、整体地形成在第一顶表面上或中的半导体装置和电耦合到半导体装置的在第一顶表面处的第一接合焊盘。第二衬底包含第二顶表面和第二底表面、在第二顶表面和第二底表面之间延伸的第一孔、在第二顶表面和第二底表面之间延伸的一个或多个第二孔、在第二顶表面处的第二接合焊盘、在第二底表面处的第三接合焊盘以及电耦合到第二接合焊盘和第三接合焊盘的导体。将第一顶表面固定到第二底表面，使得半导体装置与第一孔对准，并且第一接合焊盘的每一个与一个或多个第二孔中的一个对准。多个引线各自电连接在第一接合焊盘的一个和第二接合焊盘的一个之间，并且各自穿过一个或多个第二孔中的一个。
[0008]封装的芯片组件包括半导体芯片，其包含具有第一顶表面和第一底表面的半导体材料的第一衬底、整体地形成在第一顶表面上或中的半导体装置、电耦合到半导体装置的在第一顶表面处的第一接合焊盘、形成到第一顶表面中的一个或多个沟槽和多个导电迹线，所述多个导电迹线各自具有电连接到第一接合焊盘的一个的第一部分、在第一顶表面之上延伸并且与其绝缘的第二部分和向下延伸到一个或多个沟槽的一个中的第三部分。第二衬底包含第二顶表面和第二底表面、在第二顶表面处的第二接合焊盘、在第二底表面处的第三接合焊盘以及电耦合到第二接合焊盘和第三接合焊盘的导体。将第一底表面固定到第二顶表面。多个引线各自电连接在多个导电迹线的一个的第三部分中的一个和第二接合焊盘的一个之间。
[0009]—种形成封装的芯片组件的方法，包括提供半导体芯片，提供第二衬底，将它们固定在一起，并且将它们电连接在一起。半导体芯片包含具有第一顶表面和第一底表面的半导体材料的第一衬底、整体地形成在第一顶表面上或中的半导体装置以及电耦合到半导体装置的在第一顶表面处的第一接合焊盘。第二衬底包含第二顶表面和第二底表面、在第二顶表面和第二底表面之间延伸的第一孔、在第二顶表面和第二底表面之间延伸的一个或多个第二孔、在第二顶表面处的第二接合焊盘、在第二底表面处的第三接合焊盘以及电耦合到第二接合焊盘和第三接合焊盘的导体。所述固定包含将第一顶表面固定到第二底表面，使得半导体装置与第一孔对准，并且第一接合焊盘的每一个与一个或多个第二孔中的一个对准。所述电连接包含将多个引线中的每一个电连接在第一接合焊盘的一个和第二接合焊盘的一个之间，其中多个引线的每一个穿过一个或多个第二孔中的一个。
[0010]一种形成封装的芯片组件的方法，包含提供半导体芯片(其包含具有第一顶表面和第一底表面的半导体材料的第一衬底、整体地形成在第一顶表面上或中的半导体装置以及电耦合到半导体装置的在第一顶表面处的第一接合焊盘)，在第一顶表面内形成一个或多个沟槽，形成多个导电迹线(各自具有电连接到第一接合焊盘的一个的第一部分、在第一顶表面之上延伸并且与其绝缘的第二部分和向下延伸到一个或多个沟槽的一个中的第三部分)，提供第二衬底(其包含第二顶表面和第二底表面、在第二顶表面处的第二接合焊盘、在第二底表面处的第三接合焊盘以及电耦合到第二接合焊盘和第三接合焊盘的导体)，将第一底表面固定到第二顶表面，并且将多个引线中的每一个电连接在多个导电迹线中的一个的第三部分的一个和第二接合焊盘的一个之间。
[0011]通过回顾说明书、权利要求书和附图，本发明的其它目的和特征将变得显而易见。
【附图说明】
[0012]图1是常规半导体封装的侧截面图。
[0013]图2A-2I是侧截面图，其图示形成本发明的封装的芯片组件的步骤。
[0014]图3A图示从侧面和顶面截面方向观察时封装的芯片组件的元件的相关。
[0015]图3B图示从侧面和底面截面方向观察时封装的芯片组件的元件的相关。
[0016]图4是侧截面图，其图示安装到主衬底的封装芯片组件。
[0017]图5A-5M是侧截面图，其图示形成本发明的封装的芯片组件的一个备选实施例的步骤。
[0018]图6是侧截面图，其图示安装到主衬底的封装芯片组件的备选实施例。
[0019]图7和8是顶视图，其图示安装到主衬底的封装芯片组件的备选实施例。
[0020]图9是侧截面图，其图示安装到主衬底的封装芯片组件的备选实施例。
【具体实施方式】
[0021 ] 本发明是相对于现有封装解决方案提供实质厚度优势的封装的芯片组件。整个封装高度能够通过以下来减小:经过改善的扇出封装结构和对管芯(die)几何形状的修改而优化接合引线线圈(loop)高度。
[0022]图2A-2I图示封装的芯片组件的形成，其开始于制作或提供扇出衬底20，该衬底能够由刚性或柔性材料，例如陶瓷、聚酰亚胺、FR4、BT、半导体硅、玻璃或任何其它众所周知的介入器衬底材料，来制成。衬底20能够是单层或多层，其具有至少一个包含电导体22的电布线层。电导体22的布局/设计能够是随机的或伪随机的，并且很大程度上取决于管芯的布局/设计。如图2A中所图示的，电布线导体22电连接衬底的顶表面上的引线接合焊盘24到衬底的底表面上的互连(接合)焊盘26。如果衬底20由导电材料制成，则导体22和焊盘24/26通过绝缘材料与衬底材料绝缘。
[0023]有源区域孔28穿过衬底20而形成(其将与下面讨论的半导体芯片的有源区域对准)。多个接合焊盘孔30也穿过衬底20而形成(其将与下面讨论的半导体芯片的接合焊盘对准)。如图2B中所图示的，优选地，孔28和30不影响导体22、引线接合焊盘24和互连焊盘26中的任意。孔28、30能够使用打洞机、CNC刳刨机(router)、蚀刻或任何其它合适的切割方法来形成。孔28、30能够具有锥形的或垂直的侧壁。图2C和2D图示衬底20的孔和焊盘的两个不同的布局配置。在每个配置中，每个接合焊盘孔30将与半导体芯片的多个接合焊盘对准。
[0024]衬底32使用粘接剂34附着到衬底20。衬底32在孔28之上延伸，如图2E中所图示的。对于具有光学有源区域的半导体芯片(下面讨论)，衬底32能够是光学透明的或半透明的。