半导体封装件的制造方法以及半导体封装件的制作方法
【技术领域】
[0001]本发明涉及半导体封装件的制造方法以及半导体封装件。
【背景技术】
[0002]当前，通常，半导体封装件具有用于收容半导体元件的凹部(以下还称为半导体元件收容用空腔或空腔)和使各电极层导通的导通孔即通孔。
[0003]通常的工序如下。
[0004]工序0.在由绝缘材质构成的板体(以下称为绝缘片)形成空腔用孔、形成电路
[0005]工序1.将在工序0中形成的绝缘片和粘接层层叠
[0006]工序2.通孔的开孔加工
[0007]工序3.向通孔、层叠体底面以及顶面实施镀敷
[0008]工序4.通过蚀刻去除层叠体底面以及顶面的镀层的不需要的部分
[0009]工序5.涂覆阻焊剂、图案化
[0010]工序6.镀金
[0011]工序7.通过切割而单片化
[0012]然而，存在下述课题，S卩，在进行通孔镀敷时，在半导体收容用空腔整体附着镀层，使搭载半导体元件的芯片键合用电极和导线键合用电极等电极间发生短路。
[0013]因此，在专利文献1中公开有下述技术。提出有如下的技术:在上述工序3中向通孔、层叠体的底面、顶面实施镀敷时，为了避免在半导体元件收容用空腔上附着镀层，将半导体收容用空腔利用绝缘片密闭，在镀敷工序结束后，作为工序4对绝缘片的一部分进行去除加工，形成半导体元件收容用空腔。之后通过切割而实施单片化。
[0014]专利文献1:日本特公平2-5014号公报
【发明内容】
[0015]然而，根据上述专利文献1记载的技术，存在用于形成空腔的绝缘片去除加工花费工时，成本高的问题。另外，存在绝缘片去除工序中产品被污染这样的问题。例如，在将绝缘片利用机械加工去除的情况下产生粉尘。另外，在将绝缘片利用激光加工去除的情况下，产生称为残料的再凝固附着物。以上情况均导致半导体元件的芯片键合、导线键合的接合可靠性下降。进而，还存在下述问题，在空腔开口部配置透镜等光学部件的情况下，由切削引起的毛刺或由激光加工引起的残料导致半导体封装件和光学部件的接合可靠性下降。
[0016]本发明是鉴于上述问题而提出的，其目的在于得到一种不增加工时且容易地制造层叠型半导体封装件的方法，该层叠型半导体封装件不存在由向空腔内附着的镀层导致的短路的可能性，可靠性高。
[0017]为了解决上述的课题，实现目的，本发明的特征在于包含下述工序:形成第1层叠体，该第1层叠体具有第1绝缘性树脂板和第1中间层，该第1绝缘性树脂板具有第1以及第2主面，该第1中间层层叠在第2主面，具有构成至少一个第1空腔的开口部；形成第2层叠体，该第2层叠体具有第2绝缘性树脂板和第2中间层，该第2绝缘性树脂板具有第1以及第2主面，该第2中间层层叠在第2主面，具有构成至少一个第2空腔的开口部；在第1以及第2中间层的至少一方的周缘区域选择性地形成粘接剂，以将第1以及第2空腔彼此堵住的方式将第1以及第2中间层接合；形成贯通孔，该贯通孔是与周缘区域相比在内侧将第1以及第2层叠体以留下包含它们的接合面在内的一部分的方式贯通的；在贯通孔形成镀层；以及沿着包含贯通孔并将第1以及第2层叠体贯通的切割线，对第1以及第2层叠体进行割离，形成具有第1空腔的第1封装件以及具有第2空腔的第2封装件。
[0018]发明的效果
[0019]根据本发明，在堵住第1以及第2空腔的状态下实施镀敷，因此不可能发生由于向空腔内附着镀层而导致的短路。另外，沿着包含与周缘区域相比位于内侧的贯通孔并将第1以及第2层叠体贯通的切割线，将第1以及第2层叠体割离，由此切除周缘区域，第1以及第2层叠体的接合面得到开放而不会受到污染。因而，实现能够得到制造容易且可靠性高的层叠型封装件这样的效果。
【附图说明】
[0020]图1 (a)?(e)是表示实施方式1的半导体封装件的制造工序的说明图。
[0021]图2是表示在图1 (b)的A-B-C线处切断的状态的剖面图。
[0022]图3是图2的分解斜视图，(a)是表示第1层叠体的图，(b)是表示剥离片的图，(c)是表示第2层叠体的图。
[0023]图4是表示实施方式1的半导体封装件的制造工序的流程图。
[0024]图5是表示实施方式1的半导体封装件的制造工序的一部分的工序剖面图。
[0025]图6是表示利用实施方式1的半导体封装件的制造工序制造出的半导体封装件的斜视图。
[0026]图7是表示利用实施方式1的半导体封装件的制造工序制造出的半导体封装件的图，(a)是俯视图，(b)是(a)的六^肩面图，(c)是(a)的^^肩面图。
[0027]图8是表示使用实施方式1的半导体封装件安装的光模块的斜视图。
[0028]图9是表示实施方式2的半导体封装件的制造工序的说明图，是表示在图1 (a)以及(b)的A-B-C线处切断的状态的剖面图。
[0029]图10(a)?(e)是表示实施方式3的半导体封装件的制造工序的说明图。
[0030]图11是表示在图10(a)以及(b)的A_B_C线处切断的状态的剖面图。
[0031]图12是表示实施方式3的半导体封装件的制造工序的流程图。
[0032]图13是表示利用实施方式3的半导体封装件的制造工序制造出的单体切割前的半导体封装件的斜视图。
[0033]图14(a)?(e)是表示实施方式4的半导体封装件的制造工序的说明图。
[0034]图15是表示利用实施方式4的半导体封装件的制造工序制造出的半导体封装件的斜视图。
【具体实施方式】
[0035]以下基于附图，详细说明本发明涉及的层叠型半导体封装件的制造方法。此外，本发明并不由该实施方式限定，在不脱离其要旨的范围内能够适当变更。另外，在以下所示的附图中，为了容易理解，有时各层或各部件的比例尺与现实不同，在各附图之间也同样如此。另外，即使是俯视图，为了容易观察附图有时标注斜线。
[0036]实施方式1.
[0037]图1是表示实施方式1所涉及的层叠型半导体封装件的制造方法的图，图2是在图1(a)以及图1(b)的A-B-C线处切断的状态的剖面图。图3(a)至(c)是实施方式1的半导体封装件的分解斜视图。图4是表示实施方式1的半导体封装件的制造工序的流程图。
[0038]在本实施方式的方法中，在向半导体封装件的贯通孔即通孔形成镀层时，将空腔置于内侧而将层叠板即第1以及第2层叠体重叠并在周缘区域使用粘接剂进行接合，将层叠板的空腔设为密闭空间，进行通孔镀敷，使用粘接剂接合的周缘区域Rc作为切削余量即切除区域而切除，并且割离为多个，形成半导体封装件。以下将贯通孔即通孔简称为TH。
[0039]如在图2中示出的剖面图，在图3(a)至(c)中示出的层叠体的分解斜视图所示，准备第1层叠体10和第2层叠体20，其中，该第1层叠体10是在第1绝缘性树脂板11上经由粘接层13层叠2层构造的第1中间层12a、12b而成的，该第2层叠体20是在第2绝缘性树脂板21上经由粘接层23层叠第2中间层22a、22b而成的。然后将这些第1以及第2层叠体10、20夹着剥离片50以第1以及第2空腔15a、15b、25a、25b在内侧的方式，经由粘接剂14进行接合，将空腔设为密闭空间。如上所述，在将空腔设为密闭空间的状态下，将包含接合面的一部分留下而从两面形成通孔即贯通孔30 (在图2中未图示)，实施通孔镀敷。此外，在本实施方式中，以并未贯通而是留有接合面的方式形成贯通孔30，但为了方便称为贯通孔。在形成贯通孔30时，通过使用蚀刻方法，对蚀刻液的温度以及蚀刻时间进行控制，从而能够留有一部分。此时，第1以及第2空腔15a、15b、25a、25b成为层叠体内的封闭空间，不会附着镀层。然后，在进行镀敷后，去除作为切削余量的周缘区域Rc，将没有粘接剂的部分作为边界，将层叠体分割。将分割出的层叠体通过切割加工等沿切割线DL进行单片化，从而对具有空腔的半导体封装件进行制造。此外，第1以及第2层叠体10、20之间通过去除剥离片50，从而以水平方向的分割线DLH得到分割。
[0040]接着，根据图4所示的流程图对本实施方式1的半导体封装件的制造工序详细地进行说明。在此作为第1以及第2绝缘性树脂板11、21使用玻璃环氧板(日立化成MCL-E679FG)。另外，第1以及第2中间层12a、12b、22a、22b与第1以及第2绝缘性树脂板11、21同样，使用玻璃环氧板(日立化成MCL-E679FG)。粘接层(图2中的13、23)使用环氧粘接膜(日立化成AS-2600W)。另外，在此，针对用于将第1以及第2层叠体10、20接合的粘接剂14也使用与将绝缘性树脂板和中间层接合的粘接层同样的环氧粘接膜(日立化成 AS-2600W)。
[0041]首先，在作为第1绝缘性树脂板11以及第1中间层12a、12b的玻璃环氧板的单面、或双面形成配线图案(步骤S101)。在此设置铜配线层的图案41、43 (在图2中省略，参照图7(b)以及(c))。另外，虽然没有图示，但在第1中间层12a、12b设置贯通孔，实现配线层间的连接。另外，为了在层叠后构成空腔，因此，在构成第1中间层12a、12b的玻璃环氧板，预先开设有开口部0。下层侧的第1中间层12a在1个单元具有1个开口，上层侧的第1中间层12b在1个单元具有大小2个开口部0。