蚀刻方法
【技术领域】
[0001]本发明的实施方式涉及蚀刻方法，特别涉及对具有通过交替设置氧化硅膜和氮化硅膜而构成的多层膜的第一区域和具有单层的氧化硅膜的第二区域两者进行蚀刻的方法。
【背景技术】
[0002]作为半导体装置的一种，已知有具有三维构造的NAND型闪存器件。在具有三维构造的NAND型闪存器件的制造中实施以下步骤:进行通过交替设置氧化硅膜和氮化硅膜而构成的多层膜的蚀刻，而在该多层膜形成深孔。针对这样的蚀刻，在下述的专利文献1中有记载。
[0003]具体而言，专利文献1中记载有通过将在多层膜上具有掩模的被处理体暴露于处理气体的等离子体中来进行该多层膜的蚀刻的方法。
[0004]但是，在作为蚀刻的对象的被处理体存在包括通过交替设置氧化硅膜和氮化硅膜而构成的多层膜的第一区域和具有单层的氧化硅膜的第二区域的部分。对这样的被处理体进行蚀刻，而实现在第一区域和第二区域两者形成孔那样的空间。作为能够蚀刻上述第一区域和第二区域两者的处理气体，例示有包含氢氟烃气体的处理气体。
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1:美国专利申请公开第2013/0059450号说明书
【发明内容】
[0008]发明要解决的课题
[0009]在对上述第一区域和第二区域两者进行的蚀刻中，期望在第一区域形成的空间的深度与在第二区域形成的空间的深度的差异小。但是，利用包含氢氟烃气体的处理气体的等离子体对第一区域和第二区域两者进行蚀刻时，与在第一区域形成的空间的深度相比，在第二区域形成的空间的深度变小。
[0010]此外，还期望在第一区域和第二区域两者形成的空间的宽度小。作为对此的解决对策，通常缩窄掩模的开口宽度，或者在处理气体中包含甲烷气体等沉积性的气体。根据这样的解决对策，空间的宽度变小。但是，空间没有垂直地形成，能够形成相对于该空间的深度方向在水平方向上缩紧的形状。即，在空间的垂直性上有改善的余地。
[0011]因而，期望使利用对具有通过交替设置氧化硅膜和氮化硅膜而构成的多层膜的第一区域和具有单层的氧化硅膜的第二区域两者进行的蚀刻而形成的空间的深度的差异降低，且改善该空间的垂直性。
[0012]用于解决课题的技术方案
[0013]在一方式中，提供对具有通过交替设置氧化硅膜和氮化硅膜而构成的多层膜的第一区域和具有单层的氧化硅膜的第二区域进行蚀刻的方法。该方法包括:(a)在等离子体处理装置的处理容器内准备具有在第一区域上和第二区域上设置的掩模的被处理体的步骤；(b)在收纳被处理体的处理容器内生成包含氢氟烃气体的第一处理气体的等离子体的步骤；和(C)在收纳被处理体的处理容器内生成包含碳氟化合物气体的第二处理气体的等离子体的步骤。在该方法中，交替反复进行生成第一处理气体的等离子体的步骤和生成第二处理气体的等离子体的步骤。
[0014]与第二区域相比第一处理气体的等离子体优选蚀刻第一区域。另一方面，与第一区域相比第二处理气体的等离子体优选蚀刻第二区域。上述方法中，通过多次交替实施利用这样的第一处理气体的等离子体进行的蚀刻和利用第二处理气体的等离子体进行的蚀亥IJ，能够使第一区域的蚀刻率与第二区域的蚀刻率的差异减小。因而，根据上述方法，能够使在第一区域形成的空间的深度与在第二区域形成的空间的深度的差异降低。
[0015]此外，第二处理气体中包含的碳氟化合物在构成利用蚀刻而形成的空间的侧壁面沉积来形成保护膜。因而，能够抑制该侧壁面在水平方向被削减。所以，能够在第一区域和第二区域两者形成宽度窄且垂直性高的空间。
[0016]—实施方式中，掩模也可以是无定形碳制。此外，一实施方式中，第一处理气体还可以包含三氟化氮(NF3)气体。从NF3生成氟的活性种。因而，能够提高第一区域和第二区域的蚀刻率。此外，一实施方式中，第一处理气体还可以包含H2气体。此外，一实施方式中，第一处理气体还可以包含硫化羰气体、烃气体和三氯化硼气体中的至少一种气体。来源于硫化羰气体、炭化和三氯化硼气体的分子或者原子沉积于侧壁面，形成保护膜。因而，进一步提高在第一区域和第二区域两者形成的空间的垂直性。
[0017]发明效果
[0018]如以上说明，能够使利用对具有通过交替设置氧化硅膜和氮化硅膜而构成的多层膜的第一区域和具有单层的氧化硅膜的第二区域的两者进行的蚀刻而形成的空间的深度的差异降低，且改善该空间的垂直性。
【附图说明】
[0019]图1是表示一实施方式的蚀刻方法的流程图。
[0020]图2是表示在图1所示的方法的步骤ST1中准备的被处理体的一例的图。
[0021]图3是概略地表示等离子体处理装置的一例的图。
[0022]图4是表示图1所示的方法的实施中的中途阶段的被处理体的状态的一例的截面图。
[0023]图5是表示图1所示的方法的实施后的被处理体的状态的一例的截面图。
[0024]附图标记说明
[0025]10…等离子体处理装置；12…处理容器；16...下部电极；18b…静电吸盘；30...上部电极、34a...气体排出孔；40...气体源组；50...排气装置；62...第一高频电源、64...第二高频电源；Cnt...控制部；W…晶片；R1…第一区域；IL1…氧化硅膜；IL2…氮化硅膜；R2...第二区域;MSK…掩模;PF…保护膜;SP…空间。
【具体实施方式】
[0026]以下，参照图面详细说明各种实施方式。此外，在各附图中对相同或者相当的部分添加相同的附图标记。
[0027]图1是表示一实施方式的蚀刻方法的流程图。图1所示的方法MT是对第一区域和第二区域两者进行蚀刻而形成孔等空间的方法，包括步骤ST1?步骤ST4。该方法MT例如能够用于具有三维构造的NAND闪存的制造。
[0028]方法MT的步骤ST1是准备被处理体(以下称为“晶片W” )的步骤。图2是表示在步骤ST1中准备的晶片W的一例的图。图2所示的晶片W包括基底层UL、第一区域R1、第二区域R2和掩模MSK。基底层UL能够是设置在基板上的多晶硅制的层。在该基底层UL上设置有第一区域R1。此外，在该基底层UL上设置有第二区域R2。
[0029]第一区域R1由多层膜构成。多层膜通过交替设置氧化硅膜IL1和氮化硅膜IL2而构成。氧化娃膜IL1的厚度例如是5nm?50nm，氮化娃膜IL2的厚度例如是10nm?75nm。一实施方式中，氧化娃膜IL1和氮化娃膜IL2可以层叠合计24层以上。
[0030]第二区域R2由单层的氧化硅膜构成。第二区域R2的厚度与第一区域R1的厚度大致相同。
[0031]在第一区域R1上和第二区域R2上设置有掩模MSK。掩模MSK具有用于在第一区域R1和第二区域R2形成孔等空间的图案。掩模MSK例如能够是无定形碳制。或者，掩模MSK也可以由有机聚合物构成。
[0032]再次参照图1。方法MT的步骤ST1中，在等离子体处理装置的处理容器内准备晶片W。在一例中，等离子体处理装置能够是电容耦合型等离子体处理装置。以下，针对方法MT的实施中能够使用的等离子体处理装置的一例进行说明。图3是概略地表示等离子体处理装置的一例的图，表示该等离子体处理装置的纵截面的构造。
[0033]图3所示的等离子体处理装置10是电容耦合型等离子体蚀刻装置，包括大致圆筒状的处理容器12。处理容器12的内壁面由经阳极氧化处理后的铝构成。该处理容器12安全接地。
[0034]在处理容器12的底部上设置有由绝缘材料构成的大致圆筒状的支承部14。支承部14在处理容器12内从处理容器12的底部在铅直方向延伸。支承部14支承在处理容器12内设置的载置台H)。具体而言，如图3所示，支承部14在该支承部14的内壁面能够支承载置台ro。
[0035]载置台ro在其上表面保持晶片W。载置台ro包括下部电极16和支承部18。下部电极16例如由铝等金属构成，形成大致圆盘形状。在该下部电极16的上表面之上设置有支承部18。
[0036]支承部18是支承晶片W的部件，包括基部18a和静电吸盘18b。基部18a例如由铝等金属制构成，形成大致圆盘形状。基部18a设置在下部电极16上，与下部电极16电连接。静电吸盘18b设置在基部18a之上。静电吸盘18b具有将作为导电膜的电极配置在一对绝缘层或者绝缘薄板间的构造。直流电源22与静电吸盘18b的电极电连接。该静电吸盘18b能够利用由来自直流电源22的直流电压而产生的库仑力等静电力吸附保持晶片W。
[0037]在基部18a的周缘部上以包围晶片W的周缘和静电吸盘18b的方式配置有聚焦环FRo聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象的材料而适当选择的材料构成，例如能够由石英构成。
[0038]在基部18a的内部设置有制冷剂流路24。制冷剂流路24构成一实施方式的温度调节机构。从设置在外部的冷却装置经由配管26a，26b对制冷剂流路24循环供给规定温度的制冷剂。通过这样控制循环的制冷剂的温度，能