具有规则布置场电极结构和终端结构的半导体器件的制作方法
【专利说明】
【背景技术】
[0001]基于IGFET (绝缘栅场效应晶体管)单元的功率半导体器件一般是具有在半导体管芯的前侧面处的第一表面和在后侧面处的第二表面之间的负载电流流动的垂直器件。在阻断模式中，从前侧面延伸到半导体管芯内的条形补偿结构耗尽在条形补偿结构之间形成的半导体台面。补偿结构允许在半导体台面中的较高掺杂剂浓度，而没有对阻断能力的不利影响。较高的掺杂剂浓度又减小器件的导通状态电阻。在制造期间，填充有厚场电介质的深补偿结构可引起晶片弯曲。对于可容忍的晶片弯曲，补偿结构可能对于为高击穿电压指定的IGFET太浅。
[0002]提供具有低欧姆损耗和高击穿电压的半导体器件是期望的。
【发明内容】
[0003]使用独立权利要求的主题实现目的。从属权利要求指的是另外的实施例。
[0004]根据实施例，半导体器件包括规则地布置在单元区域中并形成规则图案的第一部分的场电极结构。终端结构在围绕单元区域的内边缘区域中形成，其中终端结构的至少部分形成规则图案的第二部分。单元台面使场电极结构的相邻场电极结构在单元区域中彼此分离并包括漂移区的第一部分，其中施加到栅电极的电压控制穿过单元台面的电流流动。至少一个掺杂区在内边缘区域中形成与漂移区的同质结。
[0005]根据另一实施例，半导体器件包括规则地布置在单元区域中并形成第一规则图案的场电极结构。包括终端电极的终端结构在围绕单元区域的内边缘区域中形成并形成与第一规则图案的一部分一致的第二规则图案。单元台面使场电极结构的相邻场电极结构在单元区域中彼此分离并包括漂移区的第一部分，其中施加到栅电极的电压控制穿过单元台面的电流流动。掺杂区直接邻接终端结构并在内边缘区域中形成与漂移区的pn结。
[0006]根据另外的实施例，电子组件包括半导体器件，其包括规则地布置在单元区域中并形成规则图案的第一部分的场电极结构。终端结构在围绕单元区域的内边缘区域中形成，其中终端结构的至少部分形成规则图案的第二部分。单元台面使场电极结构的相邻场电极结构在单元区域中彼此分离并包括漂移区的第一部分，其中施加到栅电极的电压控制穿过单元台面的电流流动。至少一个掺杂区在内边缘区域中形成与漂移区的同质结。
[0007]本领域中的技术人员在阅读下面的详细描述时和在观看附图时将认识到附加的特征和优点。
【附图说明】
[0008]附图被包括以提供对本发明的进一步理解并被合并在本说明书中且构成本说明书的一部分。附图图示本发明的实施例并与描述一起用于解释本发明的原理。本发明的其它实施例和预期优点将容易被认识到，因为它们通过参考下面的详细描述变得更好理解。
[0009]图1A是根据与在规则图案中补充彼此的终端结构和场电极结构有关的实施例的半导体器件的一部分的示意性水平横截面视图。
[0010]图1B是沿着线B-B的图1A的半导体器件部分的示意性垂直横截面视图。
[0011]图2A是根据涉及在规则图案中补充彼此的具有终端结构的部分的圆周终端结构和场电极结构的实施例的半导体器件的一部分的示意性水平横截面视图。
[0012]图2B是根据涉及在规则图案中补充彼此的具有终端结构的部分的圆周终端结构和场电极结构的另外的实施例的半导体器件的一部分的示意性水平横截面视图。
[0013]图2C是根据涉及具有平滑的轮廓的圆周终端结构的实施例的半导体器件的一部分的示意性水平横截面视图。
[0014]图2D是根据涉及比场电极结构更窄的圆周终端结构的实施例的半导体器件的一部分的示意性水平横截面视图。
[0015]图2E是根据与针形终端和具有圆形横截面的场电极结构有关的实施例的半导体器件的一部分的示意性水平横截面视图。
[0016]图2F是根据与针形终端和场电极结构和条形栅极结构有关的实施例的半导体器件的示意性水平横截面视图。
[0017]图3A是根据涉及与终端电极电连接的点形近表面掺杂区的实施例的半导体器件的一部分的示意性水平横截面视图。
[0018]图3B是沿着线B-B的图3A的半导体器件部分的示意性垂直横截面视图。
[0019]图4A是根据涉及与终端电极电连接的条形近表面掺杂区的实施例的半导体器件的一部分的示意性水平横截面视图。
[0020]图4B是沿着线B-B的图4A的半导体器件部分的示意性垂直横截面视图。
[0021]图5A是根据具有邻接由绝缘材料和/或本征半导体材料组成的终端结构的底部分的掩埋掺杂区的实施例的半导体器件的一部分的示意性垂直横截面视图。
[0022]图5B是根据具有电连接到源极电位的终端电极和掩埋掺杂区的实施例的半导体器件的一部分的示意性垂直横截面视图。
[0023]图5C是根据具有电连接到浮动终端电极的掩埋掺杂区的实施例的半导体器件的一部分的示意性垂直横截面视图。
[0024]图f5D是根据涉及电连接到相邻终端电极的近表面掺杂区的另外的实施例的半导体器件的一部分的示意性垂直横截面视图。
[0025]图5E是根据具有在终端结构之间的掩埋低掺杂区的实施例的半导体器件的一部分的示意性垂直横截面视图。
[0026]图5F是根据具有在终端结构之间的掩埋相反掺杂区的实施例的半导体器件的一部分的示意性垂直横截面视图。
[0027]图5G是根据具有在场电极结构和终端结构之间的窄辅助台面的实施例的半导体器件的一部分的示意性垂直横截面视图。
[0028]图6A是根据与布置在移位行中的针形八边形场电极结构和具有大致不变的宽度的圆周终端结构有关的实施例的半导体器件的一部分的示意性水平横截面视图。
[0029]图6B是根据与布置在移位行中的针形正方形场电极结构和具有矩形凸起的圆周终端结构有关的实施例的半导体器件的一部分的示意性水平横截面视图。
[0030]图7是根据另外的实施例的电子电路的简化电路图。
【具体实施方式】
[0031]在下面的详细描述中，参考形成其一部分的附图，且在其中作为例证示出其中本发明可被实践的特定实施例。应理解，可利用其它实施例且可做出结构或逻辑改变而不偏离本发明的范围。例如，对一个实施例图示或描述的特征可在其它实施例上或结合其它实施例来使用以产出另外的实施例。意图是本发明包括这样的修改和变化。使用不应被解释为限制所附权利要求的范围的特定语言描述了示例。附图并不按比例且仅为了例证性目的。为了清楚起见，相同的元件在不同的附图中由对应的附图标记表示，如果不是另有说明。
[0032]术语“具有”、“包含”、“包括”、“包括了”等是开放的，且术语指示所陈述的结构、元件或特征的存在，但不排除附加的元件或特征。冠词“一”、“ 一个”和“该”意图包括复数以及单数，除非上下文清楚地另有指示。
[0033]术语“电连接”描述在电连接的元件之间的永久低欧姆连接，例如在所连接的元件之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括，适合于信号传输的一个或多个(多个)中间元件可被提供在电耦合的元件例如可控制来暂时提供在第一状态中的低欧姆连接和在第二状态中的高欧姆电解耦的元件之间。
[0034]附图通过指示紧靠掺杂类型“η”或“p”的或“ + ”而图示相对掺杂浓度。例如，“η_”意指比“η”掺杂区的掺杂浓度低的掺杂浓度，而“η+”掺杂区具有比“η”掺杂区高的掺杂浓度。相同的相对掺杂浓度的掺杂区并不一定具有相同的绝对掺杂浓度。例如，两个不同的“η”掺杂区可具有相同或不同的绝对掺杂浓度。
[0035]图1Α到1Β提及包括多个相同的IGFET (绝缘栅场效应晶体管)单元TC的半导体器件500。半导体器件500可以是或可包括IGFET，例如在通常意义上包括具有金属栅极的FET以及具有非金属栅极的FET的M0SFET (金属氧化物半导体FET)。根据另一实施例，半导体器件500可以是IGBT。
[0036]半导体器件500基于来自单晶半导体材料例如娃(Si)、碳化娃(SiC)、锗(Ge)、娃锗晶体(SiGe)、氮化镓(GaN)、砷化镓(GaAs)或任何其它AmBv半导体的半导体主体100。
[0037]在前侧处，半导体主体100具有第一表面101，其可以是大致平坦的或可由共面的表面区段横跨的平面限定。平坦的第二表面102在相对的后侧处平行于第一表面101延伸。在第一和第二表面1