一种隧穿场效应晶体管的制备方法
【技术领域】
[0001]本发明属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域，具体涉及一种实现超陡源结的隧穿场效应晶体管的制备方法。
【背景技术】
[0002]自集成电路诞生以来，微电子集成技术一直按照“摩尔定律”不断发展，半导体器件尺寸不断缩小。随着半导体器件进入深亚微米范围，传统M0SFET器件由于受到自身扩散漂流的导通机制所限，亚阈斜率受到热电势kT/q的限制而无法随着器件尺寸的缩小而同步减小。这就导致M0SFET器件泄漏电流缩小无法达到器件尺寸缩小的要求，整个芯片的能耗不断上升，芯片功耗密度急剧增大，严重阻碍了芯片系统集成的发展。为了适应集成电路的发展趋势，新型超低功耗器件的开发和研究工作就显得特别重要。隧穿场效应晶体管(TFET，Tunneling Field-Effect Transistor)采用带带隧穿(BTBT)新导通机制，是一种非常有发展潜力的适于系统集成应用发展的新型低功耗器件。TFET通过栅电极控制源端与沟道交界面处隧穿结的隧穿宽度，使得源端价带电子隧穿到沟道导带(或沟道价带电子隧穿到源端导带)形成隧穿电流。这种新型导通机制突破传统M0SFET亚阈斜率理论极限中热电势kT/q的限制，可以实现低于60mV/dec的具有超陡亚阈斜率，降低器件静态漏泄电流进而降低器件静态功耗。
[0003]其中，为了获得较高的隧穿几率和较陡的亚阈斜率，TFET器件需要实现较陡的隧穿源结。但是，传统的离子注入方法普遍形成的源漏结处浓度梯度较缓，难以实现较陡的隧穿源结，导致实验制备TFET器件难以实现较陡的亚阈斜率，器件性能与理论仿真结果差距较大，这非常不利于TFET器件在超低功耗领域的应用。因此，如何在实验制备中增大隧穿结处杂质浓度梯度，实现较陡直的隧穿源结，是TFET器件实际制备中需要解决的一个非常重要的问题。
【发明内容】
[0004]本发明的目的在于提供一种实现超陡源结的隧穿场效应晶体管制备方法。该制备方法可实现非常陡直的隧穿源结，从而有效改善隧穿场效应晶体管器件性能。
[0005]本发明提供的技术方案如下:
[0006]本发明隧穿场效应晶体管，如图1所示，包括隧穿源区5，沟道区6，漏区10，半导体衬底区1，栅介质层7，以及位于栅介质层之上的控制栅8，其特征是，所述器件为垂直沟道，且通过化学机械平坦化去除表面杂质浓度较低的部分源区，使得源区5表面处于杂质浓度峰值区域，在源区5和沟道区6间实现非常陡直的杂质分布梯度。对于N型器件来说，隧穿源区为P型重掺杂，其掺杂浓度约为lE20cm 3-lE21cm 3，漏区为N型重掺杂，其掺杂浓度约为lE18cm 3-lE19cm 3，沟道区为P型轻掺杂，其掺杂浓度约为lE13cm 3-lE15cm 3；而对于P型器件来说，隧穿源区为N型重掺杂，其掺杂浓度约为lE20cm 3-lE21cm 3，漏区为P型重掺杂，其掺杂浓度约为lE18cm 3-lE19cm 3，沟道区为N型轻掺杂，其掺杂浓度约为lE13cm3-lE15cm3。
[0007]所述器件中化学机械平坦化去除杂质注入表面浓度较低的部分源区的厚度，与源区掺杂条件有关。去除源区厚度大于离子注入射程，会导致剩余源区表面的杂质浓度偏低；而去除源区厚度小于离子注入射程，同样会导致剩余源区表面的杂质浓度偏低，达不到实现超陡源结的效果。该厚度的确定随不同离子注入能量而有所不同，一般情况下取值在lOnm-lOOnm 之间。
[0008]所述的隧穿场效应晶体管可以应用于Si，或Ge，也可以应用于其他I1-VI，II1-V和IV-1V族的二元或三元化合物半导体材料、或绝缘体上的硅(SOI)或绝缘体上的锗(G0I)ο
[0009]本发明提供了一种实现超陡源结的隧穿场效应晶体管制备方法，包括以下步骤:
[0010]1)衬底准备:轻掺杂或未掺杂的半导体衬底；
[0011 ] 2)在衬底上初始热氧化并淀积一层氮化物；
[0012]3)光刻后进行浅沟槽隔离(Shallow Trench Isolat1n，STI)，并淀积隔离材料填充深孔后进行化学机械平坦化(Chemical Mechanical Polishing, CMP)；
[0013]4)热氧化形成注入阻挡层，光刻暴露出隧穿源区，以光刻胶为掩膜，进行离子注入形成隧穿源区，浓度约为lE20cm 3-lE21cm 3；
[0014]5)进行化学机械平坦化CMP，去除注入阻挡层及表面杂质浓度较低的部分源区，使得表面处于杂质浓度峰值区域；
[0015]6)外延生长本征硅Si材料，并刻蚀形成垂直沟道；
[0016]7)生长栅介质材料和栅材料；
[0017]8)淀积掩膜层，该掩膜层厚度即为器件栅长，去除多余栅材料，形成L型双栅结构；
[0018]9)以掩膜层为掩膜，进行离子注入形成漏区掺杂，掺杂浓度约lE18Cm3-lE19Cm3;
[0019]10)快速高温退火激活杂质；
[0020]11)最后进入同CMOS —致的后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得具有超陡源结的隧穿场效应晶体管。
[0021]所述的制备方法，其特征是，步骤1)中所述的轻掺杂，其掺杂浓度约为lE13cm3-lE15cm3。
[0022]所述的制备方法，其特征是，步骤1)中所述的半导体衬底材料选自S1、或Ge，或其他I1-VI，II1-V和IV-1V族的二元或三元化合物半导体、绝缘体上的硅(S0I)或绝缘体上的锗￠01)。
[0023]所述的制备方法，其特征是，步骤7)中所述的栅介质材料选自Si02、Si3N4或高K栅(介电常数K>3.9)介质材料。
[0024]所述的制备方法，其特征是，步骤7)中所述的淀积栅介质材料的方法选自下列方法之一:化学气相淀积或物理气相淀积。
[0025]所述的制备方法，其特征是，步骤7)中所述的栅材料选自掺杂多晶硅、金属钴，镍以及其他金属或金属硅化物。
[0026]本发明的技术效果(以Ν型器件为例):
[0027]1、由于该器件的垂直沟道设计，工艺上较易实现双栅结构，从而增强器件栅控能力，达到增大器件导通电流，获得更陡直亚阈斜率的效果。
[0028]2、由于源区表面杂质掺杂浓度较高，与沟道区表面掺杂浓度梯度较大，可以实现非常陡直的隧穿源结，从而可以有效提高隧穿效率并实现更陡的亚阈斜率。
[0029]3、由于该器件在源区存在一个过覆盖区域，在控制栅过覆盖的源区部分将会发生垂直于栅表面的隧穿，从而增大隧穿面积，增大器件导通电流。
[0030]5、由于器件的控制栅的L型结构，控制栅拐角处电场强度很大，将增大源端隧穿结处的隧