时，相比传统垂直结构热电能量采集器，本发明中，所述双凸台结构与多晶硅块部分重叠，从而提高了单位面积的利用率，使得本发明的双凸台结构的微型热电能量采集器具有较高的集成度，并且所述双凸台结构的倾斜侧壁更有利于多晶硅块的沉积。更重要的是，本发明的热电能量采集器的制备工艺与CM0S-MEMS工艺兼容，可以实现低成本批量化生产。
【附图说明】
[0046]图1显示为本发明的双凸台结构的热电能量采集器的制造方法的工艺流程图。
[0047]图2-图4显示为本发明形成所述基板的示意图。
[0048]图5-图6显示为本发明形成所述双凸台结构的示意图。
[0049]图7显示为本发明形成覆盖所述双凸台结构的第二绝缘层的示意图。
[0050]图8显示为本发明形成第一接触孔及第二接触孔，并通过所述第一接触孔及第二接触孔分别对所述底部凸台及顶部凸台进行第一类型重掺杂的示意图。
[0051]图9-图10显示为本发明在所述第二绝缘层上形成若干分立的第二类型掺杂多晶娃块的不意图。
[0052]图11显示为本发明中所述多晶硅块与所述双凸台结构的一种相对位置示意图。
[0053]图12显示为本发明在所述第一接触孔及第二接触孔相对应的位置对所述多晶硅块开孔的示意图。
[0054]图13显示为本发明制作与所述底部凸台连通的第一导电块及与所述顶部凸台连通的第二导电块的示意图。
[0055]图14显示为本发明中所述第一导电块、第二导电块与所述双凸台结构的一种相对位置示意图。
[0056]图15显示为本发明将所述第二导热板与所述双凸台结构顶部连接的示意图。
[0057]元件标号说明
[0058]S1 ?S6步骤
[0059]1第一硅片
[0060]2第二硅片
[0061]3二氧化硅层
[0062]4第一绝缘层
[0063]5第一导热板
[0064]6结构层
[0065]7顶部凸台
[0066]8底部凸台
[0067]9第二绝缘层
[0068]10第一接触孔
[0069]11第二接触孔
[0070]12第一类型重掺杂层
[0071]13多晶硅层
[0072]14多晶硅块
[0073]15第一导电块
[0074]16第二导电块
[0075]17导热硅胶
[0076]18第二导热板
【具体实施方式】
[0077]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0078]请参阅图1至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0079]实施例一
[0080]本发明提供一种双凸台结构的热电能量采集器的制造方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤:
[0081]S1:提供一自下而上依次包括第一导热板、第一绝缘层及第一类型掺杂结构层的基板；
[0082]S2:刻蚀所述结构层，形成若干分立的并由所述第一绝缘层隔离的双凸台结构；
[0083]S3:形成覆盖所述双凸台结构的第二绝缘层；
[0084]S4:在所述第二绝缘层上形成若干分立的第二类型掺杂多晶硅块；所述多晶硅块的一端与一个所述双凸台结构的底部凸台部分重叠、另一端与另一个所述双凸台结构的底部凸台及顶部凸台部分重叠；
[0085]S5:制作与所述底部凸台连通的第一导电块及与所述顶部凸台连通的第二导电块，使所述双凸台结构与所述多晶硅块通过所述第一导电块及所述第二导电块相互交替依次相连；
[0086]S6:提供第二导热板，将所述第二导热板与所述双凸台结构顶部连接。
[0087]首先请参阅图4，执行步骤S1:提供一自下而上依次包括第一导热板5、第一绝缘层4及第一类型掺杂结构层6的基板。
[0088]作为示例，所述基板的形成方法包括:
[0089]如图2所示，执行步骤S1-1:提供第一硅片1及第二硅片2，将所述第一硅片1及第二硅片2表面氧化，形成二氧化硅层3。
[0090]如图3所示，执行步骤S1-2:将所述第一硅片1及第二硅片2键合，其中，所述第一硅片1及第二硅片2键合面上的二氧化硅层3作为所述第一绝缘层4。
[0091]如图4所示，执行S1-3:将所述第一硅片1作为所述第一导热板5，并将所述第二硅片2减薄至预设厚度作为所述结构层6。
[0092]本实施例中，采用S1-Si键合方法得到所述基板，不仅简单有效，并且Si结构层有利于后续采用成熟的半导体工艺来形成相应的结构。当然，在其它实施例中，所述第一导热板5也可采用其它材料，如A1片，陶瓷等。所述第一绝缘层4可采用化学气相沉积等方法形成于所述第一导热板5表面。所述结构层6可通过键合、化学气相沉积法等形成于所述第一绝缘层4表面。此外，除了 Si材料，所述结构片6也可采用Ge、SiGe等其它半导体材料，此处不应过分限制本发明的保护范围。
[0093]然后请参阅图6，执行步骤S2:刻蚀所述结构层6，形成若干分立的并由所述第一绝缘层4隔离的双凸台结构。
[0094]具体的，所述双凸台结构包括底部凸台8及形成于所述底部凸台8上的顶部凸台7，其中，所述底部凸台8及顶部凸台7均具有倾斜侧壁，且所述顶部凸台7在水平面上的投影面积小于所述底部凸台8在水平面上的投影面积。
[0095]作为示例，所述顶部凸台7及底部凸台8的纵截面均为梯形，或者大致上为梯形，且所述顶部凸台7位于所述底部凸台8中心，所述底部凸台8的侧壁与所述顶部凸台的7的侧壁通过所述底部凸台8的顶部台面衔接。在其它实施例中，所述顶部凸台7也可以偏移所述底部凸台8中心，例如在一种情形下，所述顶部凸台8的一侧侧壁于所述底部凸台8相应一侧的侧壁可直接相连，二者另一侧的侧壁则通过所述底部凸台8的顶部台面衔接。此处不应过分限制本发明的保护范围。
[0096]所述顶部凸台7与所述底部凸台8的厚度可以相等，也可以不相等。本实施例中，所述顶部凸台7的厚度优选为大于所述底部凸台7的厚度。
[0097]作为示例，本步骤中采用湿法腐蚀刻蚀所述结构层6。如图5所示，首先通过涂光刻胶、曝光、显影等光刻工艺，并采用Κ0Η溶液将Si结构层腐蚀出所述顶部凸台7，然后如图6所示，再次通过涂光刻胶、曝光、显影等光刻工艺，并采用Κ0Η溶液继续将Si结构层腐蚀出所述底部凸台8。
[0098]再请参阅图7，执行步骤S3:形成覆盖所述双凸台结构的第二绝缘层9 ;
[0099]具体的，可通过热氧化方法或化学气相沉积法得到所述第二绝缘层9，所述第二绝缘层9包括但不限于二氧化硅或氮化硅。
[0100]如图所示，本实施例中还包括刻蚀所述第二绝缘层9，形成暴露出部分所述底部凸台8的第一接触孔10以及暴露出部分所述顶部凸台7的第二接触孔11，并通过所述第一接触孔10及第二接触孔11分别对所述底部凸台及顶部凸台进行第一类型重掺杂的步骤，形成第一类型重掺杂层12。
[0101]所述第一类型重掺杂层12可以降低所述双凸台结构与后续形成的导电块之间的接触电阻，提高互连稳定性。当然，在其它实施例中，也可以在多晶硅沉积后再统一形成所述第一