相变化记忆体结构的制造方法
【技术领域】
[0001]本发明是关于一种相变化记忆体结构的制造方法，特别是关于一种具有墙形加热器的相变化记忆体的制造方法。
【背景技术】
[0002]电子产品(例如:手机、平板电脑以及数字相机)常具有储存数据的记忆体元件。已知记忆体元件可透过记忆体单元上的储存节点储存信息。其中，相变化记忆体利用记忆体元件的电阻状态(例如高阻值与低阻值)来储存信息。记忆体元件可具有一可在不同相态(例如:晶相与非晶相)之间转换的材料。不同相态使得记忆体单元具有不同电阻值的电阻状态，以用于表示储存数据的不同数值。
[0003]相变化记忆体单元在操作时，可施加电流使得记忆体元件的温度提升以改变材料的相态。已知相变化记忆体元件的加热器与其耦接的记忆体元件具有较大的接触面积，此将增加表面孔洞的缺陷，且升温及降温的速度也较慢(高阻值与低阻值之间的转换不够迅速)，相对所需的电流量也较大。然而，传统的技术在制造小接触面积的加热器的制程需具精确的对准机制，此将使制程繁复与难以控制，相对提升相变化记忆体的成本。因此，业界亟需一种新颖且有效率的制程以制备相变化记忆体。
【发明内容】
[0004]本发明的一方面在于提供一种相变化记忆体结构的制造方法，包含下列步骤。先形成一加热材料层覆盖一下电极，接着图案化加热材料层以形成一条状加热材料层于下电极上。形成一牺牲层覆盖加条状加热材料层上，并图案化牺牲层以形成一图案覆盖在条状加热材料层上。形成一罩幕层共形地覆盖牺牲层与图案的侧壁与未被图案覆盖的部分条状加热材料层，并非等向性地移除部分罩幕层，以自罩幕层形成一墙形罩幕层于图案的侧壁。之后移除牺牲层，并以墙形罩幕层作为遮罩，移除部分条状加热材料层以形成一墙形加热器于下电极上。
[0005]在本发明的一或多个实施方式中，图案化该加热材料层包含下列步骤。形成一平坦化层于加热材料层上，再形成一图案化光阻层于平坦化层上。接着以图案化光阻层做为遮罩，蚀刻部分平坦化层与部分加热材料层。最后移除平坦化层与图案化光阻层。
[0006]在本发明的一或多个实施方式中，图案为一开口。
[0007]在本发明的一或多个实施方式中，图案为一牺牲件，且该牺牲件为一部分的牺牲层。
[0008]在本发明的一或多个实施方式中，图案的侧壁于垂直投影方向与该下电极重叠。
[0009]在本发明的一或多个实施方式中，平坦化层的材质包含非晶碳，而牺牲层的材质包含非晶硅。
[0010]在本发明的一或多个实施方式中，在形成牺牲层覆盖条状加热材料层后，更以化学机械研磨法平坦化牺牲层的一上表面。
[0011]在本发明的一或多个实施方式中，条状加热材料层具有一长度沿着一第二方向延伸，并具有一宽度沿着一第一方向延伸，且该第一方向与该第二方向彼此交错。
[0012]在本发明的一或多个实施方式中，条状加热材料层的长度小于或等于下电极的一截面宽度。
[0013]在本发明的一或多个实施方式中，墙形加热器包含一顶部、一底部与一墙面。顶部沿着一第一方向的宽度小于底部沿着第一方向的宽度，而墙面具有一长度沿一第二方向延伸，且此长度等于条状加热材料层的长度。
[0014]在本发明的一或多个实施方式中，相变化记忆体结构的制造方法，还包含下列步骤。形成一绝缘层覆盖墙形加热器，并平坦化绝缘层以暴露墙形加热器。接着形成一相变化层与一上电极至墙形加热器上，再图案化相变化层与上电极。
[0015]上述的相变化记忆体结构能够提升加热相变化层的效率，进而增进相变化记忆体的读写速度。
【附图说明】
[0016]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的详细说明如下:
[0017]图1A、2A、3A、4A、5A、6A、7A、8A与9A分别绘示本发明部分实施方式中一种相变化记忆体结构，在制程各个阶段的上视图；
[0018]图1B、2B、3B、4B、5B、6B、7B、8B与9B分别绘示本发明部分实施方式中，图1A、2A、3A、4A、5A、6A、7A、8A与9A的相变化记忆体结构沿着线段AA的剖面图；
[0019]图1C、2C、3C、4C、5C、6C、7C、8C与9C分别绘示本发明部分实施方式中，图1A、2A、3A、4A、5A、6A、7A、8A与9A的相变化记忆体结构沿着线段BB的剖面图；
[0020]图9D绘示本发明部分实施方式中，图9A至9C的相变化记忆体的爆炸图；
[0021]图10A、11A与12A分别绘示本发明其他部分实施方式中一种相变化记忆体结构，在制程各个阶段的上视图；
[0022]图10B、11B与12B分别绘示本发明部分实施方式中，图10A、11A与12A的相变化记忆体结构沿着线段AA的剖面图；以及
[0023]图10C、11C与12C分别绘示本发明部分实施方式中，图10A、11A与12A的相变化记忆体结构沿着线段BB的剖面图。
【具体实施方式】
[0024]以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
[0025]请先参考图1A、图1B与图1C，图1A绘示本发明部分实施方式中一种相变化记忆体结构，在制程各个阶段的上视图；图1B绘示本发明部分实施方式中，图1A的相变化记忆体结构沿着线段AA的剖面图；而图1C绘示本发明部分实施方式中，图1A的相变化记忆体结构沿着线段BB的剖面图。在图1A中，线段AA沿第一方向D1延伸，而线段BB沿第二方向D2延伸，且线段AA与线段BB实质垂直(亦即第一方向D1与第二方向D2实质垂直)。
[0026]图1A至图1C绘示形成一加热材料层210覆盖一下电极140的步骤。其中加热材料层210的材质包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽或其组合。值得注意的是，此处所述的下电极140是位于一半导体基板中，其包含基板110、主动元件120、第一介电层130、导电接触135与下电极140。主动元件120位于基板110中，且在本实施方式中，主动元件120为晶体管(transistor)，其包含源极122、漏极124与栅极126，源极122与漏极124是位于基板110的掺杂区中，而栅极126设置于基板110上并位于源极122与漏极124之间。在本发明的其他部分实施方式中，基板110中还具有浅沟渠隔离(shallow trenchisolat1n, STI)结构112以电性分离相邻的主动元件120。在本发明的其他部分实施方式中，基板110的材质包含娃或其他半导体元素，如锗或II1-V族元素，但不以此为限，而浅沟渠隔离结构112的材质包含氧化硅、氮化硅、氮氧化硅或其他合适的绝缘材料。
[0027]第一介电层130位于基板110上并覆盖主动元件120，且第一介电层130中还具有多个导电接触135，某些导电接触135位于漏极124上方并接触漏极124，而另外某些导电接触135则位于源极122上方并接触源极122，以连接至基板110中的主动元件120。具体而言，可使用任何合适的方式沉积氧化物或氮化物于基板110上，以形成覆盖基板110与主动元件120的第一介电层130。之后可使用微影蚀刻方式图案化第一介电层130，以形成一穿孔贯穿第一介电层130并暴露主动元件120。导电材料(例如:金属)则填充至此穿孔中以形成连接至主动元件120的导电接触135。在本实施方式中，主动元件120为晶体管，而导电接触135是连接至主动元件120的源极122与漏极124。在形成导电接触135后，更形成一下电极140于穿孔中