可以布置在半导体衬底正面102处。电学元件104可以例如是晶体管或二极管，或者可以包括布置在半导体衬底正面处的一个或多个集成电路器件。例如，半导体衬底可以是功率半导体芯片或CMOS半导体芯片。集成电路器件可以包括例如一个或多个晶体管，例如功率晶体管、金属氧化物半导体场效应晶体管(M0SFET)或绝缘栅双极晶体管(IGBT)，和/或一个或多个二极管。
[0031]图2示出了用于形成根据实施例的半导体器件装置的方法200的流程图。
[0032]方法200可以包括210减薄半导体晶片的至少一部分以形成减薄的晶片部分。
[0033]方法200可以进一步包括220在半导体晶片中形成至少一个多孔半导体区域。半导体晶片可以包括横向围绕半导体晶片的减薄晶片部分的支撑结构。
[0034]由于支撑结构的实施，多孔半导体区域可以以减少的损伤风险而实施在半导体衬底的背面上。
[0035]结合如上或如下所述实施例而描述更多细节和方面(例如关于半导体衬底、减薄晶片部分和多孔半导体区域)。图2中所述的实施例可以包括一个或多个可选的额外特征，对应于结合所提出的概念或者如上(例如图1)或如下(例如图3至图9C)所述的一个或多个实施例提到的一个或多个方面。
[0036]图3示出了减薄半导体晶片301并且具有支撑结构308的示例。可以例如通过研磨、蚀刻(例如干法或湿法蚀刻)、或激光烧蚀、或者例如这些方法的组合而减薄半导体晶片301。半导体晶片301可以类似或者具有与参照图1所述半导体衬底类似的属性。半导体晶片301可以通过研磨(例如背面研磨)半导体晶片而减薄。尽管研磨了晶片，可以在晶片的最外周缘处留下边缘区域。支撑结构308可以包括或者是半导体晶片的在减薄晶片部分309外侧的剩余部分(例如剩余边缘部分)的至少一部分。平均宽度w(例如半导体晶片的支撑结构308的外侧周缘与半导体晶片的支撑结构308的内侧周缘上的点之间的最短距离)可以在2mm至8mm之间，例如2mm至5mm，例如近似3mm，例如对于在其外侧周缘具有槽口的半导体晶片。对于无槽口半导体晶片，平均宽度w可以在0.5mm至5mm之间，例如在0.5mm至3mm之间，例如大约1_。因为减薄研磨或者去除了在内侧周缘内的半导体材料，减薄的晶片部分可以具有比支撑结构更小的厚度。例如，半导体晶片的平均原始厚度ts可以在300 μ m至1200 μ m之间，或例如在600 μ m至850 μ m之间。在减薄之后，减薄的晶片部分309可以具有平均厚度tt，其在10 μ m至220 μ m之间，例如在30 μ m至150 μ m之间，例如30μπι至ΙΟΟμπι之间。因此，半导体晶片301的至少一部分可以具有例如在10 μπι和220 μπι之间的厚度。例如，支撑结构308可以具有大于减薄晶片部分309两倍的厚度。例如在减薄处理之前，支撑结构308的厚度可以类似于或等于原始半导体晶片301的厚度。减薄晶片部分309可以占据例如半导体晶片101面积的高达50%至99%，例如80%至98%，例如90%至95%。
[0037]半导体晶片301可以从半导体晶片的背面研磨。例如，如果一个或多个电学元件已经形成在晶片正面处，则可以在形成了该一个或多个电学元件之后从晶片背面减薄半导体晶片。
[0038]由于例如晶片的选择性研磨并且留下半导体晶片的剩余部分作为支撑结构的实施方式，可以降低薄晶片处理的风险，并且也可以减少减薄半导体晶片的翘曲。此外，减薄半导体可以改进功率半导体芯片的性能。
[0039]在本发明另一实施方式中，支撑结构可以包括设置在半导体晶片的背面或正面处边缘区域处的聚合物、玻璃或硅。例如，支撑结构可以沿着和/或围绕原始半导体晶片的最外周缘而添加。例如，聚合物材料，例如厚膜聚合物，可以例如通过沿着或在至少晶片边缘上涂覆和/或印刷，而沉积在半导体晶片的外侧周缘作为支撑结构。在另一示例中，玻璃和/或硅支撑环可以粘合在外侧周缘周围在晶片边缘上作为支撑结构。
[0040]在形成了支撑结构例如背面支撑环之后，例如可以减薄半导体晶片、并且实施用于形成多孔硅的电化学工艺。至少一个多孔半导体区域105可以通过阳极蚀刻半导体衬底101的减薄部分309的至少一部分而形成，例如通过在氢氟酸(HF)中阳极蚀刻。例如，该至少一个多孔半导体区域105可以形成在半导体晶片101的与支撑结构308相同的面(例如背面103)处。
[0041]由于以上方法的各种实施方式(例如添加支撑结构至半导体晶片或至超薄半导体晶片，和/或使用半导体晶片的剩余部分作为支撑结构，例如原位机械稳定化区域)，可以提高减薄半导体晶片的机械稳定性。此外，可能能够密封晶片边缘而不用应对锋锐的易碎的边缘，这种边缘可见于不具有机械支撑或高产率损失的薄或超薄晶片中。
[0042]结合如上或如下所述的实施例描述更多细节和方面(例如关于半导体衬底、减薄晶片部分、多个芯片和芯片区域、以及多孔半导体区域)。图3中所述的实施例可以包括对应于结合所提出概念或如上(例如图1至图2)或如下(例如图4至图9C)所述一个或多个实施例而描述的一个或多个方面的一个或多个可选的额外特征。
[0043]图4示出了根据实施例的半导体器件装置400的示意图。
[0044]半导体衬底401可以例如包括或者是具有减薄晶片部分的半导体晶片或者半导体晶片的至少一部分。
[0045]半导体衬底401可以包括至少一个芯片或芯片区域406 (例如多个芯片或多个芯片区域)，其可以包括形成在芯片正面102处的至少一个电学元件104以及形成在芯片背面103处的至少一个多孔半导体区域105。芯片或芯片区域406涉及其中例如可以形成至少一个电学元件104或集成电路器件的半导体衬底的一部分。多个芯片之间或者芯片区域406之间的区域，可以是切口区域407或划片线，其是通过其而将例如多个芯片相互分隔开的区域。在半导体器件装置400中，至少一个多孔半导体区域105可以至少部分地形成在多个芯片406之间的切口区域407中。例如，多孔半导体区域105可以在整个切口区域407宽度之上延伸。换言之，多孔硅区域的横向尺寸可以例如大于切口区域407的宽度。
[0046]例如，用于形成半导体装置400的方法可以进一步包括:在半导体衬底401的芯片区域408之间的切口区域407中，形成至少一个多孔半导体区域；以及随后通过至少一个多孔半导体区域105分割芯片区域406，例如通过在划片线中垂直地切割穿过半导体衬底，从而单片化芯片区域。
[0047]由于在划片线区域之上或者至少部分地在其中形成多孔硅，多孔硅区域可以在处理结束处的切割工艺期间用作芯片分割停止区。因此可以改进划片单片化的芯片的质量，这是因为多孔硅区域可以减少由于切割导致的芯片碎肩。
[0048]结合如上或如下所述的实施例描述更多细节和方面(例如关于半导体衬底、减薄晶片部分和多孔半导体区域)。图4中所述实施例可以包括对应于结合所提出概念或如上(例如图1至图3)或如下(例如图5至图9C)所述一个或多个实施例而描述的一个或多个方面的一个或多个可选的额外特征。
[0049]图5示出了根据实施例的半导体器件装置500的示意图。
[0050]半导体衬底501可以例如包括或者是具有减薄晶片部分的半导体晶片或者半导体晶片的至少一部分。半导体衬底501可以包括多个芯片区域406。每个芯片区域406可以包括制造或者形成在半导体衬底正面102处的至少一个电学元件104，以及形成在半导体衬底背面103处的至少一个多孔半导体区域105。
[0051]至少一个多孔半导体区域105可以形成在半导体衬底501的背面103处，或者在半导体晶片的减薄晶片部分的背面103处。
[0052]此外，至少一种掺杂剂可以例如经由半导体衬底501或减薄晶片部分的背面103，而引入半导体晶片501中或者引入半导体衬底501的减薄晶片部分中，以形成至少一个掺杂剂区域511。例如，掺杂剂可以通过注入引入，例如离子注入。掺杂剂可以包括例如硼、磷或砷。至少一个多孔半导体区域105可以选择性改变当引入掺杂剂时穿过至少一个多孔半导体区域的掺杂剂的扩散速率。例如，当引入掺杂剂时，减薄晶片部分的至少一个多孔半导体区域105可以具有比周围的半导体材料更高的穿过至少一个多孔半导体区域的掺杂剂的扩散速率。例如，由于多孔半导体区域105比不具有多孔半导体区域的半导体衬底的区域更多孔，掺杂剂可以比穿过不具有多孔半导体区域的半导体衬底的区域更快速地穿过多孔半导体区域105。半导体器件装置可以因此包括延伸至距离半导体衬底背面变化的深度的掺杂剂区域。例如，与在半导体衬底的不具有至少一个多孔半导体区域的部分处相比，在半导体衬底的包括至少一个多孔半导