封装结构及其制法
【技术领域】
[0001]本发明有关一种封装结构及其制法，尤指一种无需硬质板的封装结构及其制法。
【背景技术】
[0002]随着电子产业的蓬勃发展，许多高阶电子产品都逐渐朝往轻、薄、短、小等高集积度方向发展，且随着封装技术的演进，晶片的封装技术也越来越多样化，半导体封装件的尺寸或体积亦随的不断缩小，藉以使该半导体封装件达到轻薄短小的目的。
[0003]图1为现有的半导体封装件，如图所示，该半导体封装件1包括:硬质板10、多个焊球11、晶片12、包覆层13、介电层14、线路层15、拒焊层16以及电子元件17。
[0004]该硬质板10具有相对的顶面10a与底面10b,该晶片12以其非作用面设置于该硬质板10的顶面10a上。
[0005]该包覆层13形成于该硬质板10的顶面10a上，以包覆该焊球11及该晶片12，并外露出该焊球11及晶片12的作用面。该介电层14形成于该包覆层13上，并具有多个开孔以外露出该焊球11及该晶片12的电极垫。
[0006]该线路层15形成于该介电层14上以电性连接该焊球11及该晶片12的电极垫。该拒焊层16形成于该介电层14及线路层15上，并外露部分该线路层15，以供该电子元件17电性连接。
[0007]然而，上述半导体封装件的缺点在于，将包覆于包覆层内的晶片设置于硬质板上，使得该半导体封装件的整体厚度较厚，导致该半导体封装件的尺寸或体积较大、材料成本亦较高，遂难达到电子产品轻、薄、短、小的目标。
[0008]因此，如何克服上述现有技术的问题，并降低半导体封装件的整体厚度，实为业界迫切待开发的方向。
【发明内容】
[0009]鉴于上述现有技术的缺失，本发明提供一种封装结构及其制法，藉由将该半导体元件嵌埋于该封装体中以降低整体封装结构的厚度。
[0010]本发明的封装结构，包括:具有相对的第一表面与第二表面的封装体，该第一表面外露有多个第一电性连接垫与第二电性连接垫；嵌埋于该封装体中的半导体元件，该半导体元件与该第一电性连接垫电性连接；以及多个嵌埋于该封装体中的导电元件，且各该导电元件具有相对的第一端与第二端，以供该导电元件通过其第一端电性连接该第二电性连接垫，及供各该导电元件的第二端外露于该封装体的第二表面。
[0011]本发明还提供一种封装结构的制法，包括:提供一具有相对的顶面与底面的离型件；于该离型件的顶面上形成多个第一电性连接垫与第二电性连接垫；设置半导体元件于该第一电性连接垫上，使该半导体元件电性连接该第一电性连接垫，于各该第二电性连接垫上形成具有相对的第一端与第二端的导电元件，并于该离型件的顶面上形成具有相对的第一表面及第二表面的封装体，以包覆该半导体元件与导电元件，其中，多个第一电性连接垫与第二电性连接垫外露于该封装体的顶面，该多个导电元件的第二端外露于该封装体的第二表面；以及移除该离型件。
[0012]本发明还提供一种封装结构的制法，包括:提供一具有相对的顶面与底面的离型件；于该离型件的顶面上形成外露部分该顶面的图案化的第一介电层；于外露的该离型件的部分顶面上形成多个第一电性连接垫与第二电性连接垫；以及设置半导体元件于该第一电性连接垫上，使该半导体元件电性连接该第一电性连接垫，于各该第二电性连接垫上形成具有相对的第一端与第二端的导电元件，并于该第一介电层上形成第二介电层，且令该导电元件与该半导体元件嵌埋于该第二介电层之中，以通过该第一介电层与第二介电层构成封装体，并使该封装体的第一表面位于该第一介电层侧，而该封装体的第二表面位于该第二介电层侧。
[0013]于本发明的封装结构的制法的一实施方式中，形成该多个导电元件与第二介电层的步骤包括:于该第一介电层上形成该第二介电层；形成多个贯穿该第二介电层的贯孔，以外露出该等第二电性连接垫；以及于该等贯孔中形成该导电元件。
[0014]于本发明的封装结构的制法的另一实施方式中，形成多个该导电元件与第二介电层的步骤包括:于该第二电性连接垫上形成该导电元件；以及于该第一介电层上形成包覆该导电兀件的第二介电层。
[0015]于本发明的封装结构的制法的一实施方式中，于形成该第二介电层之后，还包括移除部分厚度的该第二介电层，以使该导电元件的第二端外露于该封装体的第二表面。
[0016]于本发明的封装结构的制法的一实施方式中，于形成该封装体之后，还包括:于该封装体的第二表面形成绝缘层，该绝缘层具有多个外露出该导电元件的第二端的第一开口 ；以及于该导电元件的第二端上形成焊垫。于前述封装结构的制法中，该焊垫由形成于该导电元件的第二端上的导电层与形成于该导电层上的金属层所构成。于另一实施方式中，在形成该焊垫之后，还包括于该焊垫、第一电性连接垫与第二电性连接垫的外露表面上形成表面处理层。于前述封装结构中，该封装结构还包括:形成于该封装体的第二表面的绝缘层，且具有多个外露出该导电元件的第二端的第一开口 ；以及形成于该导电元件的第二端上的焊垫。于前述封装结构中，该焊垫由形成于该导电元件的第二端上的导电层与形成于该导电层上的金属层所构成。于另一实施方式中，还包括形成于该焊垫、第一电性连接垫与第二电性连接垫的外露表面上的表面处理层。
[0017]于本发明的封装结构的制法的一实施方式中，于移除该离型件之后，还包括于该封装体的第一表面设置堆迭件，该堆迭件与该第一电性连接垫与第二电性连接垫电性连接。于前述封装结构的制法中，设置该堆迭件的步骤包括:于该封装体的第一表面设置电子元件，该电子元件电性连接该第一电性连接垫与第二电性连接垫；以及于该封装体的第一表面形成封装胶体，令该电子元件嵌埋于该封装胶体中。
[0018]于本发明的封装结构及其制法的一实施方式中，该堆迭件为基板、半导体晶片、中介板、经封装或未经封装的半导体元件。
[0019]于本发明的封装结构及其制法的一实施例中，该导电元件为焊球或金属柱。
[0020]于本发明的封装结构及其制法的一实施例中，该堆迭件为基板、半导体晶片、中介板、经封装或未经封装的半导体元件。
[0021]于本发明的封装结构及其制法的一实施例中，该半导体元件为主动元件或被动元件。
[0022]由上可知，本发明藉由将半导体元件设置于介电层中，以降低整体封装结构的厚度。
[0023]此外，本发明更藉由于制程中使用感光型介电材料形成封装体，该感光型介电材料同时具有光阻与绝缘封装的特性，因此于形成该封装体的制程中无需使用光阻，进而达到简化制程的效果。
【附图说明】
[0024]图1为显示现有半导体封装件的剖视图；
[0025]图2A至图2H为显示本发明半导体封装件的制法的第一实施例的示意图，其中，图2A’为图2A的另一实施例，图2B’为图2B的另一实施方式示意图，图2D’为图2D的另一实施方式示意图；以及
[0026]图3A至图3G’为本发明半导体封装件的制法的第二实施例的示意图，其中，图3A’为图3A的另一实施方式示意图，图3G’为图3G的另一实施例。
[0027]符号说明
[0028]1半导体封装件
[0029]10硬质板
[0030]10a、20a 顶面
[0031]10b、20b 底面
[0032]11焊球
[0033]12晶片
[0034]13包覆层
[0035]14介电层
[0036]15线路层
[0037]16拒焊层
[0038]17电子元件
[0039]20、20’ 离型件
[0040]200铁
[0041]201金属材料
[0042]202电性隔离层
[0043]21封装体
[0044]21a 第一表面
[0045]21b第二表面
[0046]210第一介电层
[0047]210a 第一开口
[0048]210b 第二开口
[0049]211a 第一电性连接垫
[0050]211b 第二电性连接垫
[0051]212 第二介电层
[0052]212a贯孔
[0053]213导电元件
[0054]213a第一端
[0055]213b第二端
[0056]22绝缘层
[0057]22a开口
[0058]23导电层
[0059]24第三介电层
[0060]24a第三开口
[0061]25金属层
[0062]26绝缘保护层
[0063]26a第四开口
[0064]27表面处理层
[0065]3封装结构
[0066]30半导体元件
[0067]31堆迭件
[0068]311电子元件
[0069]312封装胶体。
【具体实施方式】
[0070]以下藉由特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可藉由其他不同的具体实例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用