一种igbt器件及其形成方法
【技术领域】
[0001]本申请涉及半导体技术领域，特别涉及一种IGBT器件及其形成方法。
【背景技术】
[0002]绝缘棚.双极型晶体管(InsulatedGate Bipolar Transistor，简称IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有M0SFET器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，从而被广泛应用到各个领域。
[0003]现有技术中IGBT器件结构如图1所示，自下而上依次设置有集电区101、缓冲区102、漂移区103、以及位于漂移区内，上表面与漂移区上表面齐平的阱区104、位于阱区上表面内的发射极105、位于所述阱区内，分别与所述发射极两侧接触的发射区106、覆盖所述阱区，且部分覆盖所述发射区的栅区107，其中，栅区包括栅极以及包裹在栅极外侧的栅氧化层。
[0004]然而，此种结构的IGBT器件，靠近发射区一侧的栅区端部的栅氧化层容易形成“鸟嘴”结构。如图2为图1中虚线框内的结构放大图，其中105为发射极部分，107为栅区部分，虚线圆画出的部分为栅氧化层形成的“鸟嘴”结构。而栅区端部“鸟嘴”结构如果与栅区下方的阱区104接触，会对器件阈值电压产生影响。
[0005]为防止栅区端部“鸟嘴”结构对器件阈值电压产生影响，通常借助发射区部分将“鸟嘴”部分的栅区与阱区隔离开。然而，此种方法需要发射区的上表面完全接触“鸟嘴”部分的栅区，从而使得发射区的横向距离大，造成关断电流绕过发射区的路径长(如图1和图3中的虚线箭头)，损耗大，且容易引发闩锁效应。
【发明内容】
[0006]为解决上述技术问题，本申请实施例提供一种IGBT器件及其形成方法，避免了栅区端部“鸟嘴”结构对器件阈值电压的影响，同时，缩短了关断电流在阱区的路径，减少了损耗，且最大程度的避免了闩锁效应。
[0007]为解决上述问题，本发明实施例提供了如下技术方案:
[0008]一种IGBT器件，包括:
[0009]半导体结构，所述半导体结构包括上表面与所述半导体结构的上表面齐平的漂移区，位于所述漂移区的上表面内的阱区，以及位于所述阱区两侧，且顶面高出所述半导体结构的上表面的发射区，所述发射区的底面与所述半导体结构的上表面的距离为0?Ιμπι;
[0010]发射极，所述发射极位于所述阱区两侧的发射区之间，所述发射极与所述发射区电连接；
[0011]栅区，所述栅区位于所述发射极两侧，所述栅区具有台阶部分和水平部分，所述台阶部分和所述水平部分为一体结构，所述栅区的水平部分覆盖所述发射区背向所述发射极一侧的阱区和漂移区，所述台阶部分覆盖至少部分所述发射区的顶面。
[0012]优选的，所述栅区的台阶部分的侧边与所述栅区的水平部分的夹角为45°?135°。
[0013]优选的，所述半导体结构还包括位于所述漂移区的上表面内的外阱区，所述外阱区包围所述阱区的侧面和下表面；
[0014]所述外阱区的导电类型与所述漂移区的导电类型相同，所述外阱区的杂质掺杂浓度大于所述漂移区的杂质掺杂浓度。
[0015]优选的，所述半导体结构还包括位于所述阱区两侧的发射区之间的阱区内，且上表面与所述阱区上表面齐平的内阱区，所述内阱区的横向长度大于所述发射极的横向长度；
[0016]所述内阱区的导电类型与所述阱区的导电类型相同，所述内阱区的杂质掺杂浓度大于所述阱区的杂质掺杂浓度。
[0017]优选的，所述发射区之间的内阱区具有凹槽结构，所述发射极位于所述凹槽结构内。
[0018]一种IGBT器件的形成方法，包括:
[0019]提供半导体结构，所述半导体结构的上层为漂移区；
[0020]在所述漂移区上表面内形成凸起部；
[0021]在所述凸起部两侧形成栅区，所述栅区具有台阶部分和水平部分，所述台阶部分和所述水平部分为一体结构，所述栅区的水平部分覆盖所述凸起部侧面的漂移区，所述台阶部分覆盖部分所述凸起部顶面，且所述凸起部两侧的台阶部分在所述凸起部顶面不相连；
[0022]对所述凸起部顶面进行第一导电类型掺杂，形成阱区，所述阱区的横向长度大于所述凸起部的横向长度；
[0023]对所述凸起部顶面进行第二导电类型掺杂，所述第二导电类型掺杂的掺杂深度与所述凸起部的高度差为-1?Um;
[0024]刻蚀所述凸起部未被所述栅区覆盖的部分，形成发射区；
[0025]在所述发射区之间形成发射极，所述发射极与所述发射区电连接。
[0026]优选的，所述凸起部的横截面为等腰梯形。
[0027]优选的，所述等腰梯形的斜边与底边的角度为45°?135°。
[0028]优选的，所述形成凸起部之后，形成栅区之前，还包括:
[0029]对所述半导体结构的上表面进行第二导电类型的掺杂，形成外阱区，所述外阱区的横向长度大于所述阱区的横向长度。
[0030]优选的，所述形成栅区之后，形成阱区之前，还包括:
[0031]对所述凸起部顶面进行第二导电类型掺杂，形成外阱区，外阱区的横向长度大于所述阱区的横向长度。
[0032]优选的，所述形成发射区之后，形成发射极之前，还包括:
[0033]对所述凸起部顶面进行第一导电类型掺杂，形成内阱区，所述内阱区的横向长度大于所述发射极的横向长度，小于所述凸起部的横向长度。
[0034]优选的，所述刻蚀所述凸起部的的刻蚀深度大于等于所述凸起部的高度，小于所述凸起部的高度与所述阱区的掺杂深度的和。
[0035]优选的，所述刻蚀所述凸起部的刻蚀深度大于所述凸起部的高度，小于所述凸起部的高度与所述内阱区的掺杂深度的和。
[0036]优选的，所述在所述漂移区上表面形成凸起部，包括:
[0037]刻蚀所述漂移区的上表面，在所述漂移区上表面形成凸起部。
[0038]与现有技术相比，本发明的有益效果为:
[0039]由于本发明IGBT器件中，所述发射区的顶面高出所述半导体结构的上表面，从而抬高了覆盖发射区一侧的栅区的端部，使得栅区台阶部分的端点为栅区的端部。而栅区台阶部分的端点位于所述发射区的顶面，可以与阱区分离，避免了栅区端部“鸟嘴”结构对器件阈值电压的影响。同时，由于关断电流在阱区的路径围绕发射区的边缘，所述发射区的底面与所述半导体结构的上表面的距离为0?Ιμπι，从而缩短了关断电流在阱区的路径，减少了损耗，且最大程度的避免了闩锁效应。
【附图说明】
[0040]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0041 ]图1?图3是现有技术IGBT器件剖面结构示意图；
[0042]图4是本发明实施例一提供的IGBT器件剖面结构示意图；
[0043]图5?图6是本发明实施例二提供的IGBT器件剖面结构示意图；
[0044]图7是本发明实施例三提供的IGBT器件形成方法的流程图；
[0045]图8?图19是本发明实施例三提供IGBT器件的剖面结构示意图；
[0046]图20?图21是本发明的IGBT器件剖面结构示意图。
【具体实施方式】
[0047]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0048]如【背景技术】所述，现有结构的IGBT器件，靠近发射区一侧的栅区端部的栅氧化层容易形成“鸟嘴”结构。如图2为图1中虚线框内的结构放大图，其中105为发射极部分，107为栅区部分，虚线圆画出的部分为栅氧化层形成的“鸟嘴”结构。而栅区端部“鸟嘴”结构如果与栅区下方的阱区104接触，会对器件阈值电压产生影响。
[0049]为防止栅区端部“鸟嘴”结构对器件阈值电压产生影响，通常借助发射区部分将“鸟嘴”部分的栅区与阱区隔离开。然而，此种方法需要发射区的上表面完全接触“鸟嘴”部分的栅区，从而使得发射区的横向距离大，造成关断电流绕过发射区的路径长(如图1和图3中的虚线箭头)，损耗大，且容易引发闩锁效应。
[0050]有鉴于此，本发明提供一种IGBT器件，包括:半导体结构，所述半导体结构包括上表面与所述半导体结构的上表面齐平的漂移区，位于所述漂移区的上表面内的阱区，以及位于所述阱区两侧，且顶面高出所述半导体结构的上表面的发射区，所述发射区的底面与所述半导体结构的上表面的距离为0?ιμπι;发射极，所述发射极位于所述阱区两侧的发射区之间，